本申请是于9月28日提交的第15/279,194号美国专利申请的国际申请，其要求享有于6月10日提交的美国临时申请第62/348,579号的权益，该申请的全部内容通过引用的方式并入本文。
发明领域
本发明总体上涉及非易失性存储器(NVM)阵列的领域。更具体地，本发明涉及用于减少NVM阵列中的编程干扰的方法、电路、设备和系统。
背景
集成电路(IC)可用于广泛的设计和产品中，一些集成电路可以包括非易失性存储器(NVM)阵列。NVM阵列可以由NVM单元、辅助电路、控制器和附加电路组成。辅助电路可以包括例如：阵列控制、地址解码电路和读出放大器(SA)。SA可以被配置为确定一个或更多个目标NVM单元的值/电平。
NVM设备可以包括NVM阵列。一些存储器阵列类型可包括NVM阵列、浮栅阵列、电荷俘获单元阵列(诸如eCTTM单元的阵列、单元的阵列)等。
NVM单元可以是单比特或多比特存储单元，并且这些单元可以编程到不同的状态，例如在单比特配置中，单元可以编程到擦除(ERS)状态或编程(PRG)状态。
根据一些实施例，可以通过字线(WL)、位线(BL)、源极线(SL)、选择栅极(SG)、存储器栅极(MG)或其他方式来访问NVM单元。对于每个操作模式(单元的编程、单元的擦除、单元的读取等)，可以相应地激活和操作WL、BL、SL、SG和/或MG。诸如读取算法、编程算法、擦除算法的操作模式可以确定施加到NVM单元的WL、SL、SG、MG的电压信号或电流信号。其他因素包括选择的地址、使用的具体技术。在一些实施例中，NVM阵列可以包括不同的结构特征，并且可以不包括SG、BL、SL、MG和/或WL，或者其他。
在相关联的电路中也可以包括一些其他类型的晶体管，诸如P型金属氧化物半导体晶体管(Pmos)、N型金属氧化物半导体晶体管(Nmos)、低压(LV)Nmos、LV Pmos、高压(HV)Nmos和HV Pmos、低电阻Nmos或Pmos型晶体管的Zmos、双极结型晶体管(BJT)等。HV晶体管/单元可以通过被设计/配置成与LV单元相比能够在其通道两端(例如，在晶体管的漏极节点和源极节点之间)在更高的电压范围内和/或在栅极两端(例如，在其栅极和基体(bulk)或接地节点之间)操作来与LV晶体管/单元区别开来的。与LV设备相比，HV设备可以包括厚栅极氧化区。图1描绘了示例的分裂栅极eCTTM单元。分裂栅极设备100包括下面有薄氧化物101的选择栅极(SG)。SG可用于控制下面通道102的断开和接通。设备100还包括具有电荷俘获层104的存储器栅极(MG)，该电荷俘获层104用于存储表示数据的电荷。MG可用于控制电荷俘获层104。如上所述，BL、SG、MG和SL的操作可使设备100被编程、擦除和/或读取。
发明概述
根据一些实施例，存储器设备可以包括：(a)目标存储器单元，包括：第一选择栅极、目标存储器栅极和第一源极线，其中，在编程操作期间，第一选择栅极、目标存储器栅极和第一源极线处于编程状态电平，以及(b)邻近存储器单元，包括：第二选择栅极、第一源极线和未连接到目标存储器栅极的邻近存储器栅极。在编程操作期间，邻近选择栅极可处于禁止状态以禁止对邻近单元的编程干扰。
根据一些实施例，存储器设备可以包括：存储器单元的阵列，包括多个规则的存储器单元对，每个对包括：(a)目标存储器单元，包括：第一选择栅极、目标存储器栅极和第一源极线，其中，在编程操作期间，第一选择栅极、目标存储器栅极和第一源极线处于编程状态电平；以及(b)邻近存储器单元，包括：第二选择栅极、第一源极线和未连接到目标存储器栅极的邻近存储器栅极。在编程操作期间，邻近选择栅极处于禁止状态以禁止对邻近单元的编程干扰。
根据一些实施例，应理解对存储器设备进行编程的方法，该存储器设备包括多个奇数和偶数存储器单元对，其中每一对具有共享的位线和奇数存储器栅极和偶数存储器栅极以及奇数选择栅极和偶数选择栅极，其中奇数存储器栅极和偶数存储器栅极未连接。该方法可以包括：向偶数存储器栅极施加编程电压，向奇数存储器栅极施加闭合/低电压，并且向奇数选择栅极施加禁止电压。可选地，该方法可以包括向奇数存储器栅极施加高/编程电压，同时向偶数存储器栅极施加闭合/低电压，并且向偶数选择栅极施加禁止电压。
根据一些实施例，相邻存储器单元可以包括：第三选择栅极、连接到目标存储器栅极的相邻存储器栅极以及与目标存储器单元不共享的第三源极线。不共享的SL是与目标存储器单元物理上不同的SL，但是它们可以电连接或者可以被驱动到基本上相同的电压。应当理解，如这将在详细描述中所讨论的，物理分离影响对编程干扰的敏感性。目标存储器单元还可以包括第一位线，并且邻近存储器单元还可以包括第二位线。这两条位线以及阵列中的附加位线可以被提供相同的电压(即，电连接)和/或可以物理上连接。
根据一些实施例，阵列还可以包括边缘存储器单元对，包括：(a)边缘目标存储器单元，包括：第一边缘选择栅极、第一边缘存储器栅极和第一边缘源极线；其中，在编程操作期间，第一边缘选择栅极、第一边缘存储器栅极和第一边缘源极线处于编程状态电平；以及(b)第二边缘存储器单元，包括：第二边缘选择栅极、连接到第一边缘存储器栅极的第二边缘存储器栅极以及不同于第一边缘源极线的未共享的边缘源极线。可选地，在编程操作期间，第二边缘选择栅极处于禁止状态。此外，两对或更多对规则的存储器单元可以在其存储器栅极处连接。规则的存储器单元对和边缘存储器单元对可以在其存储器栅极处电连接。可选地，阵列可以包括导电桥以将规则的存储器单元对与边缘存储器单元对连接。此外，边缘的源极线可以具有与边缘邻近的源极线不同的电压。
附图简述
视为本发明的主题在说明书的结论部分中被特别地指出并且被清楚地要求保护。然而，当结合附图阅读时，通过参考以下详细描述，将最好地理解本发明关于组织和操作方法连同其目的、特征和优点，其中：
图1描绘了分裂栅极非易失性存储器(NVM)单元(诸如，eCTTM单元)的示例；
图2描绘了包括针对目标和邻近单元的NVM单元的编程操作的标记操作电压电平的单元示意图，以及包括目标的或目标单元和邻近单元的阵列的相关联的剪切部(cut out)；
图3示出了针对两个邻近NVM单元描绘的编程干扰；
图4A描绘了可能遭受编程干扰的阵列的一段的剪切部；
图4B描绘了编程干扰被禁止的阵列的一段的剪切部；
图5A-图5B描绘了各种单元类型在编程操作期间的示例单元电压；
图6描绘了反映邻近单元的阈值电压的示例曲线图以及相应的目标和邻近单元的示意图；
图7A描绘了具有标准存储器栅极(MG)配置的NVM阵列的示例；
图7B描绘了具有移位MG配置的NVM阵列的另一示例；以及
图8A&B分别描绘了对存储器设备编程的方法。
应当认识到，出于说明的简化和清楚的目的，附图中示出的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其他元件被放大。此外，在认为合适之处，参考数字可以在附图之间重复以指示相应的或类似的元件。
详细描述
在下面的详细描述中，阐述了许多具体细节，以便提供对本发明的透彻理解。然而，本领域中的技术人员将理解，本发明可在没有这些具体细节的情况下被实践。在其他实例中，没有详细描述众所周知的方法、规程、组件和电路，以便不使本发明模糊。
除非另外特别声明，否则从下面的讨论中显而易见的是，应当认识到，在整个说明书中，使用诸如“处理”、“计算(computing)”、“计算(calculating)”、“确定”等的术语的讨论是指计算机或计算系统或类似的电子计算设备的动作和/或过程，该计算机或计算系统或类似的电子计算设备将在计算系统的寄存器和/或存储器内表示为物理(诸如，电子)量的数据操纵和/或变换为在计算系统的存储器或寄存器或其他此类信息存储、传输或显示设备内类似地表示为物理量的其他数据。
本发明可以包括用于减少非易失性存储器(NVM)阵列中的干扰影响的方法、电路、设备、系统和功能上相关联的机器可执行代码。
根据一些实施例，对存储器阵列中的单元的编程可在一个或更多个邻近单元中引起干扰影响，诸如寄生编程干扰影响。根据一些实施例，阵列架构和/或编程电压供应优化可以减少对邻近单元的干扰影响，诸如将在下面更详细地讨论的移位存储器栅极阵列架构。在一个实施例中，邻近单元可以被描述为物理上彼此相邻并且共享公共源极线(SL)的存储器单元。为操作选择的单元可以标记为目标单元，而未选择的单元可以标记为邻近单元。
根据一些实施例，将成组的存储器栅极(MG)彼此接合或连接起来可以用于节省面积和电力。通常可以认为连接邻近MG更容易。应当理解，出于本申请的目的，邻近单元是也具有共享的SL的相邻单元。由于本申请中讨论的与邻近单元之间的编程干扰影响相关的原因，建议替换典型的MG连接，并以移位路由配置连接MG，使得邻近单元(其根据定义具有共享的SL)不共享施加到其MG的公共信号/电压。
此外，根据一些实施例，可以优化NVM阵列的边缘架构，从而减少邻近干扰影响，同时考虑到面积限制。因为在移位路由配置中，具有共享的SL的邻近单元的MG彼此不连接，所以应当理解，边缘存储器单元可能需要特殊的边缘配置。图7B中描述了将(在阵列的相对的边缘上的)两个或更多个边缘存储器单元的MG彼此连接的边缘配置。此外，在阵列中连接多对存储器栅极的情况下，两个边缘存储器单元连接到一对中心存储器单元的边缘配置被理解，并且导电桥可用于避免切割各个阵列连接线。
应当理解的是，未连接的邻近单元的MG如下图所示，移位配置也可以被称为“未连接的”MG。因此，目标单元和邻近单元的MG可以是未连接的。
出于本申请的目的，应当理解，连接线可以指电连接的电线或配置成被驱动到相同电压的电线。应当理解，共享的线是物理连接的，或者换句话说，是物理上相同的线或者相邻的线。因此，未连接的线不是电连接的，并且未共享的线不是相同的物理线和/或不是相邻的线。
转到图2，描绘了选择的目标单元和未选择的邻近单元的NVM单元(诸如，eCTTM单元)的编程操作的示例操作细节的示意图。图2还包括相关联的阵列的剪切部，该相关联的阵列包括目标单元和邻近单元。选择的单元或目标单元是待应用(读取、编程和/或擦除)操作的单元。未选择的单元是不打算应用操作的单元。应当理解，在编程操作期间，(a)施加到MG的电压信号是可以在大约5V-10V范围内的高电压以及可以在大约0V-5V的范围内的低电压，(b)对于选择栅极(SG)，高电压可以在大约0.65V-1.35V的范围内，以及低电压可以大约是0V，(c)对于SL，高电压可以在大约3V-7V的范围内，以及低电压可以大约是0V，以及(d)BL可以处于编程电压或电流，编程电压或电流是使单元被编程的电压或电流供给。在一个实施例中，对于每个NVM阵列，电压和/或电流幅度通常是预定的，并且可以用Vpgm或[email protected]或Ipgm表示。如本领域已知的，上述操作电压范围可以变化并且取决于技术。
转到图3，描绘了两个NVM单元300，诸如eCTTM单元，并且示出了编程干扰的图示。每个单元类似于图1和图2中描述的实施例eCTTM100。这两个NVM单元300包括目标单元304和邻近单元305。两个NVM单元300都具有共享的SL 306和彼此镜像的定向。目标单元304和邻近单元305中的每一个都具有与图1所示的NVM单元或分裂栅极单元100类似的结构。在一个实施例中，目标单元304和邻近单元305中的每一个还包括MG、SG、BL和共享的SL 306。现在将讨论邻近单元305可能遭受到的瞬态编程干扰(TPD)影响。在一个实施例中，如图3中所清楚示出的，目标单元304和邻近单元305的MG连接到或被施加相同的电压。并且在编程操作中，它可以是如前所述的高电压。因为邻近单元305的SG连接到低电压，所以邻近单元305不应该被编程。TPD机制源自正被编程的目标单元304。注入区附近的热电子引起碰撞电离，产生电子-空穴对。被强正垂直场加速的空穴变热，并在离目标MG(被编程的单元MG)相对较远的地方引发二次碰撞电离。随后，这些二次电子经受邻近单元305的强正MG偏压。在一个实施例中，邻近单元305可以物理上与正被编程的目标单元304相邻。因此，二次电子可以加速并注入到邻近单元305的氧化物-氮化物-氧化物(ONO)层中。二次电子的注入可以部分地编程邻近单元305。此外，邻近单元305中的穿通导致向ONO层中的非预期注入，这也称为穿通干扰或PDB。TPD机制需要两个串联的碰撞电离过程，因此其概率对相邻单元之间的几何路径非常敏感。为了清楚起见，在示例中示出了特定的电压电平，然而，应当理解，TPD在不同的编程电压中是普遍的。
应当理解，诸如邻近单元305的受干扰的单元是不打算在特定周期中编程的单元。然而，由于NVM阵列的架构和物理特性以及施加到未选择的单元和相邻单元(可以选择其被编程)的电压，存储在未选择的单元(诸如，邻近单元305)中的电荷可能发生不希望的变化。因此，存储在受干扰单元中的数据可能被破坏，从而可以确定擦除单元(诸如，邻近单元305)被编程，反之亦然，或者对于多位存储器单元可以检测到不正确的编程电平。
转到图4A，描绘了可能遭受编程干扰的阵列502的一段的剪切部。可以认为存储器单元504是偶数单元，并且可以认为来自其任一侧的相邻单元(存储器单元503和505)是奇数单元(反之亦然)。应当理解，存储器单元504和505分别基本上类似于图3的单元304和305。存储器单元504和505包括共享的SL 506，并且具有公共的第一MG控制508。在一个实施例中，不与存储器单元504共享SL 506的相邻单元(503)不是邻近单元。存储器单元503具有第二MG控制510和分离的SL。因此，这些存储器单元阵列具有自然的WL配置。
根据一些实施例，如果单元504被选择用于编程操作而单元505未被选择用于这种操作，则单元505可能遭受到如图3中所讨论的编程干扰或穿通干扰。还应当理解，如果单元504是目标单元，则认为单元505是邻近单元，因为它们具有共享的SL 506。然而，尽管单元503在物理上与单元504相邻，但不被认为是邻近单元，因为它们没有共享的SL。图2中电压范围的讨论适用于图4A。应当理解，MG控制512可以物理连接到MG控制510，或者两者可以被驱动到相同的值(电压或电流)。
转到图4B，描绘了阵列552的一段的剪切部，其中未选择的存储器单元的编程干扰被禁止。应当理解，存储器单元553-555基本上类似于图4A的存储器单元503-505。然而，MG 570和572是阵列552的一段的移位MG。因此，具有共享的SL 556的邻近单元554和555不共享MG控制。例如，单元554目标是被编程，并且MG控制572变高(电压)，邻近单元555可能不会受到编程干扰，因为它具有变低(电压)的未连接的/分离的MG控制570。换句话说，邻近存储器单元555的编程干扰被禁止或抑制。目标单元554和邻近单元555可以被称为规则的邻近对，因为两个单元都不在阵列的边缘。此外，应当理解，在一些操作模式中，单元555可以是目标单元，在这种情况下，单元554将是受干扰单元。单元555和单元554也可以被称为邻近单元，而具有未共享的SL的单元554和553是非邻近的相邻单元。关于图2讨论的电压范围的讨论适用于图4B。
转到图5A，描绘了包括编程操作期间的操作电压的示意性存储器单元，诸如目标单元602。目标单元602基本上类似于图4A的存储器单元504和/或图4B的存储器单元554。在编程操作期间，目标单元SG可以处于高电压，目标单元的MG可以处于高电压，目标单元的SL可以处于高电压，目标单元的BL可以处于Vpgm电压。关于图2讨论的电压范围适用于图5A。
转到图5B，针对邻近受干扰单元604描绘了包括在编程操作期间的操作电压的示意图，应当理解，邻近受干扰单元604基本上类似于图4A的存储器单元505，因此，阵列中的邻近受干扰单元604可以具有与目标单元(诸如，目标单元602)的联合MG控制。在编程操作期间，邻近受干扰单元SG可以处于低电压，邻近受干扰单元MG可以处于高电压，邻近受干扰单元SL可以处于高电压，邻近受干扰单元BL可以被提供Vpgm电压。在一个实施例中，目标单元602和邻近受干扰单元604可以具有共享的SL。如上所述，邻近单元SG可以处于低电压以针对编程隔绝邻近受干扰单元604。尽管SG电压为低，但由于诸如(如先前关于图3所讨论的)TPD或PDB的编程干扰，电子仍在目标单元602的编程期间到达邻近受干扰单元604的ONO层。关于图2讨论的电压范围适用于图5B。
转到图5C，针对邻近未受干扰单元606描绘了包括在编程操作期间的操作电压的示意图，应当理解，邻近未受干扰单元606基本上类似于图4B的存储器单元555，因此，阵列中的邻近未受干扰单元606可以具有对目标单元602的移位MG控制。在编程操作期间，邻近未受干扰单元SG可以处于低电压，邻近未受干扰单元MG可以处于低电压，邻近未受干扰单元SL可以处于高电压，邻近未受干扰单元BL可以处于Vpgm电压。在一个实施例中，目标单元602和邻近未受干扰单元606可以具有共享的SL。在一个实施例中，低电压信号被施加到邻近未受干扰单元MG以将其闭合，因此邻近未受干扰单元606不会遭受实质的编程干扰。此外，邻近未受干扰的SG可以具有低值，该低值也可以被称为禁止状态，以进一步禁止对该单元的编程干扰。关于图2讨论的电压范围适用于图5C。
转到图6，描绘了反映处于不同存储器栅极电压下的邻近单元的阈值电压(Vt)的偏移的示意图以及编程单元662和受干扰邻近单元664的示意图。曲线图660描绘了Vt(其与受干扰邻近单元中存储的电荷相关)随着受干扰单元664存储器栅极电压(Vmg)增加而增加。这表明MG值越高，邻近存储器单元遭受到的编程干扰就越严重。对于低Vmg值，编程干扰对邻近单元的影响可以减轻。在前面关于图2的段落中讨论的电压范围也适用于图6。然而，仅对于这个例子关于MG，应理解的是，高是7V-10V，低是0V-2V，以及中间是2V-7V。
转到图7A，描绘了具有标准MG配置的示例阵列700。根据一些实施例，根据标准配置：两个或更多个MG可以通过线连接，以便MG物理地连接或电连接，使得对于每个MG或MG组不需要单独的驱动器。在标准配置中，具有联合或共享的SL的邻近单元或物理相邻单元的MG被连接，因为就连接布局而言这是最简单的。如阵列700中示意性描绘的，邻近单元0和单元1以及边缘邻近单元62和单元63的MG经由MG0(702)连接，邻近单元2和单元3以及邻近单元60和61经由MG1(704)连接。MG14(706)和MG15(708)各自描绘了中心邻近单元对的连接。类似于图4A中描述的那些，这些邻近单元可以被称为目标单元和邻近单元。如上文详细讨论的，标准配置可能导致至少在编程期间未选择的邻近单元中的实质编程干扰。例如，当选择单元0被编程，而单元1不被编程时，MG0可以向单元0和1的MG都施加高电压。在这种情况下，如所讨论的，未选择的邻近单元1可能会发生编程干扰。
转到图7B，描绘了具有移位WL(或MG)配置的示例改进的阵列750。与标准配置相比，移位WL(或MG)配置可以减少对未选择的单元的编程干扰影响。对于图7A和图7B，如本领域已知的，尽管为了清楚起见示出了特定尺寸的阵列，但各种尺寸和配置都是可能的。因此，示出了64个SG控制。描绘了512个BL，并且示出了16个MG等等，然而本发明不限于这些数量。此外，阵列被描绘为具有两个源极线控制(SL0和SL1)，然而应当理解，关于要包括多少源极线的决定是取决于管芯尺寸、功耗和其他因素的设计选择。如图7B所描绘的，示出了移位配置，以便如果单元是目标单元，则其邻近单元的MG可以被驱动为基本上为低。存储器单元通过共享的/公共的驱动器连接成存储器单元栅极组，同时保持移位配置。在一个实施例中，不共享一个SL的物理上相邻的存储器单元的两个或更多个MG可以被连接或具有被施加的公共的MG电压。因此，单元0经由MG0(752)连接到单元63以及连接到中心的非邻近单元(单元31和单元32)。具有未共享的SL的单元1和单元2经由MG1(754)连接，并且还连接到非邻近单元62和61。
关于图7A和7B，为了清楚起见，阵列700和750以阵列级示意图示出，单元0-单元63的位置通过所描绘的MG、SL、BL等的连接来理解。应当理解，图7A的单元0-单元63基本上类似于图7B的单元0-单元63，但是它们的MG(或WL)连接不同。参考图4A将清楚图7A的单元级视图，以及参考图4B将清楚图7B的单元级视图。例如，如果选择单元0用于编程，而其邻近单元1不用于编程，则单元1可能不会受到编程干扰，因为单元0和单元1的MG没有连接。单元0的MG由MG0驱动，MG0可以变高以用于编程，而单元1的MG由MG1驱动，MG1可以变低或至少是不同的电压。综上，不共享一个SL的相邻的非邻近单元可以共享公共的MG连接或路由。
关于图7B，根据一些实施例，示出了根据边缘移位MG的边缘MG路由。因为边缘存储器单元(诸如，单元0)不具有相邻的非邻近单元，所以它们连接到另一阵列边缘的存储器单元。此外，这些边缘对可以连接到附加的规则的中心对，以利用共享驱动器(存储器栅极驱动器组)完成一组的存储器单元。附加配置是可能的。为了产生所描绘的配置并到达阵列中心的存储器单元栅极而不使其他控制线(诸如，其他MG控制)短路或断开，可以采用可以由多晶硅或其他金属制成的导线桥760。
观察图7A的MG0-MG15(702-708)和图7B的MG0-MG15(752-758)之间的连接变化将示意性地弄清上述陈述。
转到图8A和8B，描绘了在禁止对邻近存储器设备的编程干扰的同时对目标存储器设备进行编程的方法(800和850)。转到方法800，如果目标设备是偶数单元，则邻近设备是奇数单元。向偶数单元施加编程电压(802)，并且向奇数单元施加干扰禁止电压(804)。因此，可以向偶数单元的MG施加(在大约5V-10V的范围内的)高电压(806)，可以向偶数单元的SG施加(在大约0.65V-1.35V的范围内的)高电压(808)，可以向偶数单元的BL提供编程电源(Vpgm、Ipgm或[email protected])(810)，并且可以给奇数和偶数单元的物理共享的选择线提供(在大约3V-7V的范围内的)高电压(812)。此外，可以向奇数单元的MG施加(在大约0V-5V的范围内的)低电压(814)，可以向奇数单元的SG施加(大约0V的)低电压(816)，可以向奇数单元的BL提供编程电源(Vpgm、Ipgm或[email protected])，或者BL可以基本上断开(取决于阵列结构)(818)。
转到方法850，应当理解，方法850基本上类似于步骤800，并且步骤852-868基本上类似于步骤802-818。然而，方法850描述了奇数存储器单元被编程(步骤852)和偶数存储器单元具有被施加于其上的干扰禁止。该方法旨在强调每个偶数单元和每个奇数单元都可以是目标单元，并且当目标被编程时，邻近奇数或偶数(适当地)存储器单元具有施加到其上的干扰禁止。
虽然这里已经说明和描述了本发明的某些特征，但是本领域技术人员现在将想到许多修改、替换、改变和等同物。因此，应当理解，所附权利要求旨在覆盖落入本发明的真实精神内的所有这些修改和改变。
技术特征：
1.一种存储器设备，包括：
目标存储器单元，所述目标存储器单元包括：第一选择栅极、目标存储器栅极和第一源极线，其中，在编程操作期间，所述第一选择栅极、所述目标存储器栅极和所述第一源极线处于编程状态电平；以及
邻近存储器单元，所述邻近存储器单元包括第二选择栅极、所述第一源极线和未连接到所述目标存储器栅极的邻近存储器栅极；
其中，在编程操作期间，所述邻近选择栅极处于禁止状态以禁止对所述邻近单元的编程干扰。
2.根据权利要求1所述的存储器设备，其中，所述邻近存储器栅极在所述编程操作期间被提供低电压。
3.根据权利要求2所述的存储器设备，还包括：相邻存储器单元，所述相邻存储器单元包括：第三选择栅极、连接到所述目标存储器栅极的相邻存储器栅极和第三源极线，所述第三源极线与所述目标存储器单元物理上不共享并电连接。
4.根据权利要求1所述的存储器设备，其中，所述目标存储器还包括第一位线，并且所述邻近存储器单元还包括第二位线，其中，所述第一位线和所述第二位线电连接。
5.一种存储器设备，包括：
存储器单元的阵列，所述存储器单元的阵列包括多个规则的存储器单元对，每个对包括：(a)目标存储器单元，所述目标存储器单元包括：第一选择栅极、目标存储器栅极和第一源极线，其中，在编程操作期间，所述第一选择栅极、所述目标存储器栅极和所述第一源极线处于编程状态电平；以及(b)邻近存储器单元，所述邻近存储器单元包括：第二选择栅极、所述第一源极线和未连接到所述目标存储器栅极的邻近存储器栅极；
其中，在编程操作期间，所述邻近选择栅极处于禁止状态以禁止对所述邻近单元的编程干扰。
6.根据权利要求5所述的存储器设备，其中，所述邻近存储器栅极在编程操作期间被提供低电压。
7.根据权利要求6所述的存储器设备，其中，所述阵列还包括边缘存储器单元对，所述边缘存储器单元对包括：(a)边缘目标存储器单元，所述边缘目标存储器单元包括：第一边缘选择栅极、第一边缘存储器栅极和第一边缘源极线；其中，在编程操作期间，所述第一边缘选择栅极、所述第一边缘存储器栅极和所述第一边缘源极线处于编程状态电平；以及(b)第二边缘存储器单元，所述第二边缘存储器单元包括：第二边缘选择栅极、连接到所述第一边缘存储器栅极的第二边缘存储器栅极以及物理上不同于所述第一边缘源极线的未共享的边缘源极线。
8.根据权利要求7所述的存储器设备，其中，在编程操作期间，所述第二边缘选择栅极处于禁止状态。
9.根据权利要求6所述的存储器设备，其中，两个或更多个规则的存储器单元对在其存储器栅极处连接。
10.根据权利要求9所述的存储器设备，其中，规则的存储器单元对和边缘存储器单元对在其存储器栅极处电连接。
11.根据权利要求10所述的存储器设备，还包括导电桥，以将所述规则的存储器单元对与所述边缘存储器单元对连接。
12.根据权利要求10所述的存储器设备，其中，边缘的所述源极线具有与边缘邻近的源极线不同的电压。
13.一种对存储器设备进行编程的方法，所述存储器设备包括多个奇数和偶数存储器单元对，其中，每一对具有共享的位线和奇数存储器栅极和偶数存储器栅极以及奇数选择栅极和偶数选择栅极，其中，所述奇数存储器栅极和所述偶数存储器栅极不连接，所述方法包括：
向所述偶数存储器栅极施加编程电压；
向所述奇数存储器栅极施加闭合电压；以及
向所述奇数选择栅极施加禁止电压。
14.根据权利要求13所述的方法，还包括：向所述奇数存储器栅极施加高电压，同时向所述偶数存储器栅极施加低电压，并且向所述偶数选择栅极施加禁止电压。
技术总结
公开了一种存储器设备，包括：(a)目标存储器单元，其具有第一选择栅极、目标存储器栅极和第一源极线，其中在编程操作期间，第一选择栅极、目标存储器栅极和第一源极线处于编程状态电平，以及(b)邻近存储器单元，其具有第二选择栅极、第一源极线和未连接到目标存储器栅极的邻近存储器栅极。在编程操作期间，邻近选择栅极处于低态以禁止对邻近单元的编程干扰，并且邻近存储器栅极处于低态。
技术研发人员：阿米凯·吉万特
受保护的技术使用者：赛普拉斯半导体公司
技术研发日：.02.10
技术公布日：.02.05
