一种单芯片微机电系统及其制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种单芯片微机电系统及其制备方法。
【背景技术】
[0002]随着半导体技术的不断发展,在传感器(mot1n sensor)类产品的市场上,智能手机、集成CMOS和微电子机械系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
[0003]微电子机械系统(MEMS)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
[0004]随着技术的不断发展，各种集成电路的集成度不断提高，对于器件的尺寸要求也越来越小，例如在智能手机中，智能手机功能越来越丰富，所需传感器也越来越多，而PCB面积有限，过多的传感器芯片必然占用很多面积，导致电路板尺寸变大，相应手机也变得较笨重。
[0005]现有技术的智能手机中往往包含多个传感器，例如是加速度和气压计等传感器，但是所述加速度和气压计传感器两颗芯片分别贴装在PCB板上，这样两颗芯片需要分别封装，而且占PCB板面积，使得手机也尺寸变大变得较笨重。
[0006]现有技术中还没有把两种传感器或者两种以上的传感器做成一颗芯片，造成封装成本很高，而且芯片面积也很大，不能满足现在对于小、灵、巧的需求，因此需要对器件中传感器的制备方法作进一步的改进，以便消除上述问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]本发明为了克服目前存在问题，提供了一种单芯片微机电系统的制备方法，包括:
[0009]提供基底，所述基底中形成有压力传感器底部电极以及彼此隔离的加速度传感器第一电极和第二电极；
[0010]沉积牺牲材料层并图案化，以在所述压力传感器底部电极上形成压力传感器牺牲材料层，同时在所述加速度传感器第一电极和第二电极之间的基底上形成加速度传感器牺牲材料层；
[0011]沉积第一导电材料层并图案化，以分别覆盖所述压力传感器牺牲材料层和所述加速度传感器牺牲材料层；
[0012]蚀刻所述压力传感器牺牲材料层上方的第一导电材料层，以形成第一开口，露出所述压力传感器牺牲材料层；
[0013]去除所述压力传感器牺牲材料层，以形成压力传感器空腔；
[0014]在所述基底上沉积质量块材料层，以填充所述第一开口，并覆盖所述第一导电材料层；
[0015]图案化所述加速度传感器牺牲材料层上方的所述质量块材料层以及所述第一导电材料层，以形成第二开口，露出所述加速度传感器牺牲材料层；
[0016]在所述第二开口的侧壁上形成第二导电材料层；
[0017]去除所述加速度传感器牺牲材料层，以形成加速度传感器空腔；
[0018]图案化所述压力传感器空腔上方的所述质量块材料层，以形成压力传感器深槽。
[0019]作为优选，所述牺牲材料层选用光刻胶或者二氧化硅；
[0020]所述第一导电材料层选用铝、铜、钛和钨中的一种。
[0021]作为优选，沉积牺牲材料层并图案化，以形成中间具有间隔的加速度传感器牺牲材料层。
[0022]作为优选，沉积第一导电材料层，以填充所述加速度传感器牺牲材料层之间的间隔;
[0023]然后图案化所述第一导电材料层，以将所述压力传感器牺牲材料层上方的所述第一导电材料层和所述加速度传感器牺牲材料层上方的所述第一导电材料层断开。
[0024]作为优选，在所述第二开口的侧壁上形成第二导电材料层的方法为:
[0025]沉积第二导电材料层，以在所述第二开口的侧壁以及底部沉积所述第二导电材料层；
[0026]去除所述第二开口的侧壁以外的所述第二导电材料层。
[0027]作为优选，选用无光照干法蚀刻的方法去除所述第二开口的侧壁以外的所述第二导电材料层。
[0028]本发明还提供了一种上述方法制备得到的单芯片微机电系统，所述单芯片微机电系统中在一个芯片上同时包括压力传感器和加速度传感器。
[0029]本发明为了解决现有技术中存在的问题，将两种芯片的工艺流程整合在一起，利用工艺整合将加速度传感器和电容式压力传感器放在一颗芯片里，并且有结构共用，结构共用部分包括去除牺牲层形成的空腔、质量块材料、空腔上导电材料等，一次流片就可以得到同时具有加速度传感器和电容式压力传感器，极大地降低了成本，而且芯片整合会带来电路板面积的变小。
【附图说明】
[0030]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0031]图1a-1j为本发明一【具体实施方式】中单芯片微机电系统的制备过程示意图；
[0032]图2为本发明一【具体实施方式】中所述单芯片微机电系统的制备工艺流程图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述单芯片微机电系统的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0035]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0036]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0037]在本发明中为了解决现有技术中将加速度和气压计两颗芯片分别贴装在PCB板上带来的封装成本高以及PCB板面积大的问题，将两种芯片的工艺流程整合在一起，一次流片就可以得到同时具有加速度传感器和电容式压力传感器，极大地降低了成本。而且芯片整合会带来电路板面积的变小。
[0038]下面结合附图1a-1j对本发明的一具体地实施方式作进一步的说明。
[0039]首先，执行步骤201首先提供基底201。
[0040]具体地，参照图la，所述基底201包括半导体衬底，还可以进一步包含在所述衬底上形成的各种有源器件，其中所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0041]在所述半导体衬底上形成各种有源器件，例如在所述半导体衬底上形成CMOS器件以及其他的有源器件，所述有源器件并不局限于某一种。
[0042]执行步骤202，在所述基底201中形成图案化的基底金属层，以形成压力传感器底部电极20以及相互间隔的第一电极21以及第二电极22。
[0043]具体地，在所述基底中形成所述基底金属层，以形成底部电极，在所述基底上形成基底金属层的方法为:半导体衬底上形成介电层，图案化介电层形成沟槽，在沟槽中填充金属材料形成所述电极。图案化所述基底201，例如在所述基底201上形成图案化的光刻胶层(图中未示出)，所述光刻胶层上形成有开口的图案，然后以所述光刻胶层为掩膜图案化所述基底201，以在所述基底201中形成多个开口。
[0044]位于中间的部分作为压力传感器的底部电极，位于所述压力传感器底部电极两侧的作为连接之后将形成的所述压力传感器的顶部电极的连接端子，用于将所述MEMS器件和底部的各种器件形成电连接。
[0045]其中所述第一电极21以及第二电极22结合后续过程中形成的第一导电材料层202以及第二导电材料层204共同形成加速度传感器中的电极板，用于形成电容器。
[0046]其中，所述金属材料可以选用铜、金、银、钨及其他类似材料，优选金属铜作为导电材料，可以通过物理气相沉积(PVD)法或者电化学镀铜(ECP)的方法填充所述沟槽并覆盖所述氧化物层，优选电化学镀铜(ECP)的方法形成所述金属材料。
[0047]其中所述底部金属层包括第一电极21和第二电极22以及压力传感器底部电极20，所述第一电极21和第二电极22以及压力传感器底部电极20之间相隔设置，但是可以通过一个步骤完成，实现所述两个工艺步骤的兼容。
[0048]接着执行步骤203，在基底201以及所述基底金属层上形成沉积牺牲材料层并图案化，以形成加速度传感器牺牲材料层31以及压力传感器牺牲材料层30。
[0049]具体地，参照图lb，所述牺牲材料层可以为光刻胶、S12、氮掺杂的碳化硅层NDC(Nitrogen dopped Silicon Carbite)、SiN层或者无定形碳材料(AC),在本发明的一【具体实施方式】中优选S12作为牺牲材料层。
[0050]在沉积所述牺牲材料层之后执行平坦化步骤，在该步中可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
[0051]然后图案化所述牺牲材料层，以在所述压力传感器底部电极20的上方形成压力传感器牺牲材料层30，同时在所述第一电极21和第二电极22之间基底201上形成加速度传感器牺牲材料层31。
[0052]执行步骤204，沉积第一导电材料层202，以覆盖所述压力传感器区域以及加速度传感器区域。
[0053]具体地，参照图lc，沉积第一导电材料层202，以覆盖所述压力传感器区域，具体地覆盖所述压力传感器底部电极20以及位于所述压力传感器底部电极20上方的压力传感器牺牲材料层30 ;同时覆盖所述加速度传感器区域，具体地，覆盖所述第一电极21和第二电极22以及位于第一电极21和第二电极22之间的基底201上方的加速度传感器牺牲材料层31。其中，所述第一导电材料层202可以选用铝、铜、钛、钨及其他类似材料，优选金属铜作为导电材料，可以通过物理气相沉积(PVD)法或者电化学镀铜(ECP)的方法填充所述沟槽并覆盖所述氧化物层，优选电化学镀铜(ECP )的方法形成所述金属材料。
[0054]其中，在沉积第一导电材料层202之后还包括蚀刻所述第一导电材料层202步骤，以将所述压力传感器区域以及加速度传感器区域上方的导电材料断开，避免形成电连接。
[0055]其中位于所述压力传感器牺牲材料层30上的第一导电材料层202用于形成顶部电极，结合所述压力传感器底部电极20形成压力传感器电容，当所述顶部电极受到压力发生形变之后，顶部电极和压力传感器底部电极20之间的距离发生改变，从而电容发生改变，实现压力的传感。
[0056]执行步骤205，蚀刻所述压力传感器牺牲材料层30上方的第一导电材料层202，以形成第一开口 10，露出所述压力传感器牺牲材料层30。
[0057]具体地，如图1d所示，图案化所述压力传感器牺牲材料层30上方的导电材料层，以形成第一开口 10，所述第一开口 10用于在后续的步骤中去除所述压力传感器牺牲材料层30，以形成压力传感器空腔。
[0058]在该步骤中可以选用干法蚀刻导电材料层，在所述干法蚀刻中可以选用CF4、CHF3,另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm, N2 或 CO2 或 0210_400sccm，所述蚀刻压力为 30_150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
[0059]执行步骤206，去除所述压力传感器牺牲材料层30，以形成压力传感器空腔。
[0060]具体地，如图1e所示，在本发明中为了在去除所述牺牲材料层的同时不会对所述压力传感器底部电极20造成影响，选用蚀刻选择比较大的方法进行蚀刻。
[0061]在本发明具体实施例中可以选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2, O2，所述蚀刻压力可以为50-200mTorr，优选为100_150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5_80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述N2的流量为30_300sccm,更优选为 50_100sccm。
[0062]去除压力传感器牺牲材料层30之后在所述压力传感器底部电极20的上方形成压力传感器空腔，并在所述底部电极层上方形成悬臂梁。
[0063]执行步骤207，沉积质量块材料层203，以填充所述第一开口 10，并覆盖所述压力传感器区域以及加速度传感器区域。
[0064]具体地，如图1f所示，沉积质量块材料层203，以填充所述第一开口 10，同时覆盖所述导电材料层202以及所述基底201，其中，所述沉积质量块材料层203为硅或多晶硅，作为优选，所述质量块材料层203为硅；所述质量块材料层203的厚度为lO-lOOum，优选为20-50um。在本发明中质量块材料层203的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
[0065]执行步骤208，蚀刻所述质量块材料层203以及所述第一导电材料层202，以形成第二开口 11，露出所述加速度传感器牺牲材料层31。
[0066]具体地，如图1g所示，图案化质量块材料层203以及所述加速度传感器牺牲材料层31上方的第一导电材料层202，以形成第二开口 11，所述第二开口 11用于在后续的步骤中去除所述加速度传感器牺牲材料层31，以形成加速度传感器空腔。
[0067]在该步骤中可以选用干法蚀刻第一导电材料层202，在所述干法蚀刻中可以选用CF4, CHF3，另外加上N2、CO2, O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm, N2 或 CO2 或 0210_400sccm，所述蚀刻压力为 30_150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
[0068]执行步骤209，在所述第二开口 11的侧壁上沉积第二导电材料层204。
[0069]具体地，参照图lh，沉积第二导电材料层204，可以选用铝、铜、钛、钨及其他类似材料，优选金属铜作为导电材料，可以通过物理气相沉积(PVD)法或者电化学镀铜(ECP)的方法填充所述沟槽并覆盖所述氧化物层，优选电化学镀铜(ECP)的方法形成所述金属材料。
[0070]其中，在沉积第二导电材料层204之后选用无光照干法蚀刻的方法去除所述第二开口 11的侧壁以外的所述第二导电材料层204，仅保留位于所述第二开口 11的侧壁的第二导电材料层204。
[0071]执行步骤210，去除所述加速度传感器牺牲材料层31，以形成加速度传感器空腔。
[0072]具体地，参照图1 i，在本发明中为了在去除所述牺牲材料层的同时不会对所述第一电极21和第二电极22造成影响，选用蚀刻选择比较大的方法进行蚀刻。
[0073]在本发明具体实施例中可以选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2, O2，所述蚀刻压力可以为50-200mTorr，优选为100_150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5_80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述N2的流量为30_300sccm,更优选为 50_100sccm。
[0074]去除加速度传感器牺牲材料层31之后在所述第一电极21和第二电极22的上方形成加速度传感器空腔，并在所述空腔内形成悬臂梁，所述悬臂梁可以在所述空腔内移动，其中所述第一电极21以及第二电极22结合后续过程中形成的第一导电材料层202以及第二导电材料层204共同形成加速度传感器中的电极板，以形成电容器当所述悬臂梁移动时，所述电容器的电容发生变化，从而实现对加速度的传感。
[0075]执行步骤211，图案化所述压力传感器底部电极20上方的质量块材料层203，以形成压力传感器深槽。
[0076]具体地，选用深反应离子刻蚀(DRIE)方法蚀刻所述压力传感器底部电极20上方的质量块材料层203，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V-1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择t匕。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
[0077]作为优选，在该步骤中选用SF6作为刻蚀剂，C4F8作为聚合物产生剂，而且刻蚀与聚合交替进行，在刻蚀过程中，离子源电源和偏压电源同时工作，使反应室通入的SF6产生F+对硅进行不完全各向异性刻蚀，在每完成一个刻蚀和聚合的周期后硅槽内都不会有聚合物残留，这就克服了深刻蚀过程中槽内聚合物的大量残留以及难以清除的技术难题，实现了高深宽比硅槽的“清洁”刻蚀。
[0078]本发明为了解决现有技术中存在的问题，将两种芯片的工艺流程整合在一起，利用工艺整合将加速度传感器和电容式压力传感器放在一颗芯片里，并且有结构共用，结构共用部分包括去除牺牲层形成的空腔、质量块材料、空腔上导电材料等，一次流片就可以得到同时具有加速度传感器和电容式压力传感器，极大地降低了成本，而且芯片整合会带来电路板面积的变小。
[0079]图2为本发明一【具体实施方式】中所述单芯片微机电系统的制备工艺流程图，具体包括以下步骤:
[0080]步骤201提供基底，所述基底中形成有压力传感器底部电极以及彼此隔离的加速度传感器第一电极和第二电极；
[0081]步骤202沉积牺牲材料层并图案化，以在所述压力传感器底部电极上形成压力传感器牺牲材料层，同时在所述加速度传感器第一电极和第二电极之间的基底上形成加速度传感器牺牲材料层；
[0082]步骤203沉积第一导电材料层并图案化，以分别覆盖所述压力传感器牺牲材料层和所述加速度传感器牺牲材料层；
[0083]步骤204蚀刻所述压力传感器牺牲材料层上方的第一导电材料层，以形成第一开口，露出所述压力传感器牺牲材料层；
[0084]步骤205去除所述压力传感器牺牲材料层，以形成压力传感器空腔；
[0085]步骤206在所述基底上沉积质量块材料层，以填充所述第一开口，并覆盖所述第一导电材料层；
[0086]步骤207图案化所述加速度传感器牺牲材料层上方的所述质量块材料层以及所述第一导电材料层，以形成第二开口，露出所述加速度传感器牺牲材料层；
[0087]步骤208在所述第二开口的侧壁上形成第二导电材料层；
[0088]步骤209去除所述加速度传感器牺牲材料层，以形成加速度传感器空腔；
[0089]步骤210图案化所述压力传感器空腔上方的所述质量块材料层，以形成压力传感器深槽。
[0090]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种单芯片微机电系统的制备方法,包括: 提供基底，所述基底中形成有压力传感器底部电极以及彼此隔离的加速度传感器第一电极和第二电极； 沉积牺牲材料层并图案化，以在所述压力传感器底部电极上形成压力传感器牺牲材料层，同时在所述加速度传感器第一电极和第二电极之间的基底上形成加速度传感器牺牲材料层； 沉积第一导电材料层并图案化，以分别覆盖所述压力传感器牺牲材料层和所述加速度传感器牺牲材料层； 蚀刻所述压力传感器牺牲材料层上方的第一导电材料层，以形成第一开口，露出所述压力传感器牺牲材料层； 去除所述压力传感器牺牲材料层，以形成压力传感器空腔； 在所述基底上沉积质量块材料层，以填充所述第一开口，并覆盖所述第一导电材料层； 图案化所述加速度传感器牺牲材料层上方的所述质量块材料层以及所述第一导电材料层，以形成第二开口，露出所述加速度传感器牺牲材料层； 在所述第二开口的侧壁上形成第二导电材料层； 去除所述加速度传感器牺牲材料层，以形成加速度传感器空腔； 图案化所述压力传感器空腔上方的所述质量块材料层，以形成压力传感器深槽。
2.根据权利要求1所述的方法，其特征在于，所述牺牲材料层选用光刻胶或者二氧化硅； 所述第一导电材料层选用铝、铜、钛和钨中的一种。
3.根据权利要求1所述的方法，其特征在于，沉积牺牲材料层并图案化，以形成中间具有间隔的加速度传感器牺牲材料层。
4.根据权利要求3所述的方法，其特征在于，沉积第一导电材料层，以填充所述加速度传感器牺牲材料层之间的间隔； 然后图案化所述第一导电材料层，以将所述压力传感器牺牲材料层上方的所述第一导电材料层和所述加速度传感器牺牲材料层上方的所述第一导电材料层断开。
5.根据权利要求1所述的方法，其特征在于，在所述第二开口的侧壁上形成第二导电材料层的方法为: 沉积第二导电材料层，以在所述第二开口的侧壁以及底部沉积所述第二导电材料层； 去除所述第二开口的侧壁以外的所述第二导电材料层。
6.根据权利要求5所述的方法，其特征在于，选用无光照干法蚀刻的方法去除所述第二开口的侧壁以外的所述第二导电材料层。
7.—种权利要求1至6之一所述方法制备得到的单芯片微机电系统，所述单芯片微机电系统中在一个芯片上同时包括压力传感器和加速度传感器。
【专利摘要】本发明涉及一种单芯片微机电系统及其制备方法，所述方法制备得到的单芯片微机电系统，所述单芯片微机电系统中在一个芯片上同时包括压力传感器和加速度传感器。本发明为了解决现有技术中存在的问题，将两种芯片的工艺流程整合在一起，利用工艺整合将加速度传感器和电容式压力传感器放在一颗芯片里，并且有结构共用，结构共用部分包括去除牺牲层形成的空腔、质量块材料、空腔上导电材料等，一次流片就可以得到同时具有加速度传感器和电容式压力传感器，极大地降低了成本，而且芯片整合会带来电路板面积的变小。
【IPC分类】B81B7-00, B81B7-02, B81C1-00
【公开号】CN104743498
【申请号】CN10740267
【发明人】李海艇, 叶菲, 周强, 陈宇涵
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】7月1日
【申请日】12月27日
