复合微机电系统芯片及其制作方法

复合微机电系统芯片及其制作方法

【专利说明】

【技术领域】

[0001]本发明涉及一种微机电系统(MEMS,Micro-Electron-Mechanical System)芯片及其制作方法，特别地涉及一种能够利用覆盖晶圆的不同区域的不同蚀刻式样密度(etchpattern density),对应地在微机电系统芯片的不同腔室产生不同的压力的复合微机电系统芯片及其制作方法。

【【背景技术】】

[0002]微机电系统芯片制程中，内部MEMS组件，例如微声压传感器、陀螺仪、加速度计等经常需要制作于密闭的空间中以保持其稳定性。不同应用功能的MEMS组件在此密闭的空间中的操作压力(operat1n pressure)也不同。举例而言,陀螺仪的MEMS组件通常是在操作压力为0.1-1Ombar下操作；而加速度计的MEMS组件通常是在操作压力为200-1000mbar下操作。在微机电系统芯片制程中所采用的晶圆级制作(Wafer Level Packaging ;WLP)方法中，每一次形成密闭空间的制作时，一次只能形成一种操作压力。这样的限制使得复合微机电系统芯片(mixed mode MEMS chip)的制程难上加难。举例而言,若欲在一个复合微机电系统芯片上同时制作陀螺仪的MEMS组件与加速度计的MEMS组件，则需要在两个不同的密闭空间形成两种不同的操作压力，一个操作压力为0.Ι-lOmbar，另一个操作压力为200-1000mbar。但是，现有技术的微机电系统芯片制程中所采用的晶圆级制作方法无法达成此目标。

[0003]为了解决上述问题，美国第8，350，346号专利案揭露一种能在两个不同的密闭空间形成两种不同的操作压力的复合微机电系统芯片。此现有技术，在不同的步骤中，分别在其覆盖晶圆上的两个不同区域形成蚀刻深度不同的蚀刻槽，藉此复合微机电系统芯片的两个密封区腔室的体积不相同，因此操作压力也对应地不同。然而，在此现有技术中，需要形成蚀刻深度不同的蚀刻槽，对于蚀刻控制而言较为复杂，且难以精准一致地执行。

[0004]有鉴于此，本发明即针对上述现有技术的不足，提出一种能够利用覆盖晶圆的不同区域的不同蚀刻式样密度，对应地在微机电系统芯片的不同腔室产生不同的压力的复合微机电系统芯片及其制作方法。

【

【发明内容】

】

[0005]根据本发明的一个方面，提供了一种复合微机电系统芯片制作方法，其步骤包含:制作一覆盖晶圆，其步骤包括:提供一第一基板；对该第一基板的一第一区域及一第二区域同时蚀刻，以分别在该第一区域形成多个第一蚀刻槽以及在该第二区域形成多个第二蚀刻槽，其中每一第一蚀刻槽及每一第二蚀刻槽具有相同的一蚀刻深度，该第一区域的一第一蚀刻式样密度高于该第二区域的一第二蚀刻式样密度；制作一组件晶圆，包括一第二基板及在该第二基板上的一第一 MEMS组件及一第二 MEMS组件；以及将该覆盖晶圆与该组件晶圆结合，藉此在该覆盖晶圆与该组件晶圆之间，对应于该第一区域与该第二区域之处，分别形成一第一腔室与一第二腔室，其中该第一腔室容纳该第一 MEMS组件且该第二腔室容纳该第二 MEMS组件。

[0006]在一种较佳的实施例中，该第一腔室的压力低于第二腔室。

[0007]在一种较佳的实施例中，该第一区域的一第一顶视面积相同于或不同于该第二区域的一第二顶视面积。

[0008]在一种较佳的实施例中，该第一蚀刻槽之一的一第一顶视面积相同于或不同于该第二蚀刻槽之一的一第二顶视面积。

[0009]在一种较佳的实施例中，制作该覆盖晶圆的步骤更包含:在该第一蚀刻槽上沉积一吸气材料或一释气材料。

[0010]在一种较佳的实施例中，制作该覆盖晶圆的步骤更包含:在该第二蚀刻槽上沉积一吸气材料或一释气材料。

[0011]在一种较佳的实施例中，制作该组件晶圆的步骤包括:提供该第二基板；在该第二基板上形成该第一 MEMS组件及该第二 MEMS组件、与围绕该第一 MEMS组件及该第二 MEMS组件的一牺牲层；在该第一 MEMS组件、该第二 MEMS组件、及该牺牲层上方形成一硬屏蔽；定义该硬屏蔽的图案；以及经由该硬屏蔽的图案，蚀刻去除该牺牲层。

[0012]在一种较佳的实施例中，制作该组件晶圆的步骤包括:提供一 CMOS (互补金氧半)晶圆，该CMOS晶圆包括该第二基板与该第二基板上的一微电子电路；提供一 MEMS晶圆，该MEMS晶圆包括该第一 MEMS组件及该第二 MEMS组件；以及将该CMOS晶圆与该MEMS晶圆结八口 ο

[0013]在一种较佳的实施例中，该复合微机电系统芯片制作方法还包括:在该第二基板与该MEMS晶圆之间提供导电栓。

[0014]根据本发明另一方面，提供了一种复合微机电系统芯片，包含:一覆盖层，其包括一第一基板，其中该第一基板具有一第一区域及一第二区域，该第一区域具有多个第一蚀刻槽，该第二区域具有多个第二蚀刻槽，每一第一蚀刻槽及每一第二蚀刻槽具有相同的一蚀刻深度，该第一区域的一第一蚀刻式样密度高于该第二区域的一第二蚀刻式样密度；以及一组件复合层，其包括一第二基板，及位于该第二基板上方的一第一 MEMS组件及一第二MEMS组件；其中该覆盖层与该组件复合层互相结合，并在其间对应于该第一区域与该第二区域之处，分别形成一第一腔室与一第二腔室，其中该第一腔室容纳该第一 MEMS组件且该第二腔室容纳该第二 MEMS组件。

[0015]以下通过具体实施例详加说明，能够更容易了解本发明的目的、技术内容、特点及其所达成的功效。

【【附图说明】】

[0016]图1-4以剖面图显示本发明的多个实施例。

[0017]图5显不本发明一实施例的第一基板的顶视图。

[0018]图6显不本发明另一实施例的第一基板的顶视图。

[0019]图7显不对应于图6,覆盖晶圆与组件晶圆结合后的不意图。

[0020]图8显示本发明另一实施例的第一基板的顶视图。

[0021]图9显不对应于图8,覆盖晶圆与组件晶圆结合后的不意图。

[0022]图10显示出本发明制作覆盖晶圆的一实施例的示意图。

[0023]图11-13显示出本发明制作组件晶圆的第一实施例的示意图。

[0024]图14-16显示出本发明制作组件晶圆的第二实施例的示意图。

【【具体实施方式】】

[0025]有关本发明的前述及其它技术内容、特点与功效，在以下结合附图的一较佳实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如:上、下、左、右、前或后等，仅是参考附图的方向。本发明中的附图均属示意，主要意在表示各装置以及各组件之间的功能作用关系，至于形状、厚度与宽度则并未依照比例绘制。

[0026]图1显不本发明一实施例的复合微机电系统芯片的剖面图。复合微机电系统芯片包含互相结合的覆盖晶圆100与组件晶圆200，且在其中形成了具有不同操作压力的第一腔室120A和第二腔室120B(覆盖晶圆100与组件晶圆200在晶圆阶段结合，再切割成为芯片，故以切割后的芯片角度来看，覆盖晶圆100与组件晶圆200已经不是“整片晶圆”，但为便利理解仍以“晶圆”来称之。以切割后的芯片角度来看，覆盖晶圆100与组件晶圆200也可视为“覆盖层”与“组件复合层”)。覆盖晶圆100与组件晶圆200可以使用任何已知的方式来结合，在其中一种实施方式中，可在覆盖晶圆100与组件晶圆200之间提供一结合层，例如但不限于使用玻璃烧结(glass frit)或焊接(solder)材料的结合层,此结合层的材料举例而言可为各种适合焊接的金属或铝硅合金，硅金合金，锡银合金，金锗合金，金锡合金，铅锡合金等。

[0027]覆盖晶圆100包含第一基板11，例如为硅基板，其上具有第一区域IlA及第二区域IlB0第一区域IlA具有多个第一蚀刻槽151，第二区域IlB具有多个第二蚀刻槽152，每一第一蚀刻槽151与每一第二蚀刻槽152具有相同的蚀刻深度d，但第一区域IlA的第一蚀刻式样密度(first etch pattern density)高于第二区域IlB的第二蚀刻式样密度(secondetch pattern density)。所谓蚀刻式样密度是指:被蚀刻的区域顶视面积/总顶视面积。组件晶圆200包括第二基板21、以及位于该第二基板21上方的第一 MEMS组件24A及第二MEMS组件24B，分别位于该第一腔室120A和第二腔室120B之内。组件晶圆200上例如但不限于可另包含微电子电路，例如CMOS (互补金氧半导体)晶体管电路或双载子晶体管电路。由于第一蚀刻槽151与第二蚀刻槽152具有相同的蚀刻深度d，而仅是第一区域IlA与第二区域IlB的蚀刻式样密度不同，因此制程十分容易，仅需在同一光罩上，在不同区域定义不同的图案即可。

[0028]依据理想气体方程式(ideal gas equat1n):

[0029]P=nRT/V,

[0030]其中，n表示腔室内的气体数量(单位为摩耳);P表示腔室的压力；V表示腔室的气体体积；R表示理想气体常数，即1.987cal/mol k ；T表示绝对温度(单位为K)，可以知道:在固定的绝对温度下，腔室内的压力可以由气体数量η和气体体积V来决定；当气体数量η越高则压力越大，又当气体体积V越大则压力越小。在图1实施例中，由于第一区域IlA与第二区域IlB的蚀刻式样密度不同，造成第一腔室120Α和第二腔室120Β的体积不同(第二腔室120Β体积较小)，因此第二腔室120Β的压力较大。

[0031]参阅图2，在另一实施例中，在第一蚀刻槽151 (全部或部分)上沉积一吸气材料(getter material)151A,以进一步调整第一腔室120A的压力。其中，吸气材料会使气体数量(上述理想气体方程式中的η )减少，而进一步降低压力。

[0032]参阅图3，在另一实施例中，在第二蚀刻槽152 (全部或部分)上沉积一释气材料(outgas material)152Β,以进一步调整第二腔室120Β的压力。其中，释气材料会使气体数量(上述理想气体方程式中的η)增加，而进一步增加压力。

[0033]以上第2、3图实施例也可以并用，亦即既在第一蚀刻槽151 (全部或部分)上沉积吸气材料151Α、也在第二蚀刻槽152 (全部或部分)上沉积释气材料152Β (如图4)。当然，也不限于在第一蚀刻槽151上沉积吸气材料151Α以降低压力、及/或在第二蚀刻槽152上沉积释气材料152Β以增加压力；也可在第一蚀刻槽151上沉积释气材料以降低压力、及/或在第二蚀刻槽152上沉积吸气材料以增加压力。

[0034]在以上实施例中，第一区域IIA和第二区域IIB的顶视面积大致相同，如图5，但本发明不限于此。在另一实施例中，第一区域IlA和第二区域IlB的顶视面积可以不同，例如参阅图6-7，第一区域IlA的第一顶视面积可以大于第二区域IlB的第二顶视面积，以使第一腔室120Α的压力相对更低。

[0035]在以上实施例中，第一蚀刻槽151和第二蚀刻槽152的顶视面积大致相同，如图5，但本发明不限于此。在另一实施例中，第一蚀刻槽151和第二蚀刻槽152的顶视面积可以不同，例如参阅图8-9，第一蚀刻槽151的第一顶视面积可以大于第二蚀刻槽152的第二顶视面积，以使第一腔室120Α的压力相对更低。

[0036]此外，同一区域内的蚀刻槽的顶视面积也不必须全部相同。

[0037]根据本发明，覆盖晶圆100与组件晶圆200各有多种制作与结合方式。图10显示本发明制作覆盖晶圆的一实施例的示意图。在第一基板11 (例如为硅基板)上沉积一光阻层PR，根据所欲的图案对光阻层PR进行微影步骤，再根据光阻层PR的图案对第一基板11进行蚀刻，之后去除光阻层PR，即可得到覆盖晶圆100。

[0038]图11-13显示本发明制作组件晶圆的一实施例的示意图。在第二基板21 (例如为硅基板)上以CMOS制程制作需要的各层图案，其中包括牺牲层22，此牺牲层22包围了第一 MEMS组件24A及第二 MEMS组件24B。整体结构的上方可以包含一层硬屏蔽层23，且牺牲层22与周围的其它部分(MEMS组件24A，MEMS组件24B，材料层25，材料层26)为不同的材料，并有适当的蚀刻剂可蚀刻牺牲层22而与周围的其它部分24A，24B, 25，26有适当的选择比。以光阻层PR经过微影来定义所欲的图案(图11)，根据所欲的图案对硬屏蔽层23进行蚀刻并去除光阻层PR (图12)，之后蚀刻去除牺牲层22即可得到组件晶圆200 (图13)。硬屏蔽层23可视需要而保留或去除。

[0039]以上图11-13实施例中，牺牲层22的材料例如可为氧化物或多孔性材料，24A，24B，25，26的材料例如可为金属或硅，硬屏蔽层23的材料例如可为氮化硅；以上仅为举例，实施时不限于以上材料。

[0040]在另一实施例中，牺牲层22仅需与第一 MEMS组件24A及第二 MEMS组件24B为不同的材料，但不必须与周围的材料层25，26为不同的材料；蚀刻采用非等向性蚀刻，根据硬屏蔽层23的图案对牺牲层22进行蚀刻，亦可得到如图13所示的组件晶圆200。

[0041]图14-16显示本发明制作组件晶圆的另一实施例的示意图。本实施例中，组件晶圆200由CMOS晶圆200A和MEMS晶圆200B结合所构成(图14-15)。MEMS晶圆200B已经定义了第一 MEMS组件24A及第二 MEMS组件24B的形状。CMOS晶圆200A包含第二基板21(例如为硅基板)、以及以CMOS制程制作完成的微电子电路(未示出)。在本实施例中，因需要将CMOS晶圆200A的微电子电路和MEMS晶圆200B的第一 MEMS组件及一第二 MEMS组件电连接，因此宜提供导电栓28。以可导电的方式、或是以不妨碍导电栓28导电的方式，结合CMOS晶圆200A和MEMS晶圆200B，即完成了组件晶圆200。本实施例中，材料层25可以为黏着层，以供与覆盖晶圆100结合。

[0042]在覆盖晶圆100与组件晶圆200接合后，在其中一种较佳实施方式中，宜对第一基板11或第二基板21或两者以研磨(grinding)方式削薄其厚度。

[0043]本发明的特征及优点在于:仅需设计不同的蚀刻式样密度，以单次相同的蚀刻控制，即可使第一腔室120A与第二腔室120B具有不同的压力。

[0044]需说明的是，本发明并不以上述各实施例的步骤次序为限，只要能达成本发明的目的，上述的步骤次序亦可加以改变，并且，无相互依赖的步骤可平行实施。

[0045]以上已针对较佳实施例来说明本发明，以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以采用各种等效变化。凡此种种，都可根据本发明的教导类推而得，因此，本发明的范围应涵盖上述及其他所有等效变化。此外，本发明的任一实施例不必须达成所有的目的或优点，因此，请求专利保护范围任一项也不应以此为限。

[0046]【符号说明】

[0047]100 覆盖晶圆

[0048]200 组件晶圆

[0049]200A CMOS 晶圆

[0050]200B MEMS 晶圆

[0051]11 第一基板

[0052]IlA 第一区域

[0053]IlB 第二区域

[0054]21 第二基板

[0055]22 牺牲层

[0056]23 硬屏蔽层

[0057]24A 第一 MEMS 组件

[0058]24B 第二 MEMS 组件

[0059]25,26 材料层

[0060]28 导电栓

[0061]120A 第一腔室

[0062]120B 第二腔室

[0063]151 第一蚀刻槽

[0064]152 第二蚀刻槽

[0065]PR 光阻层。

【主权项】

1.一种复合微机电系统芯片制作方法，其步骤包含: 制作一覆盖晶圆，其步骤包括: 提供一第一基板； 对该第一基板的一第一区域及一第二区域同时蚀刻，以分别在该第一区域形成多个第一蚀刻槽以及在该第二区域形成多个第二蚀刻槽，其中每一第一蚀刻槽及每一第二蚀刻槽具有相同的一蚀刻深度，该第一区域的一第一蚀刻式样密度高于该第二区域的一第二蚀刻式样密度； 制作一组件晶圆，包括一第二基板及在该第二基板上的一第一 MEMS组件及一第二MEMS组件；以及 将该覆盖晶圆与该组件晶圆结合，藉此在该覆盖晶圆与该组件晶圆之间，对应于该第一区域与该第二区域之处，分别形成一第一腔室与一第二腔室，其中该第一腔室容纳该第一 MEMS组件且该第二腔室容纳该第二 MEMS组件。

2.如权利要求1所述的复合微机电系统芯片制作方法，其中该第一腔室的压力低于第二腔室。

3.如权利要求1所述的复合微机电系统芯片制作方法，其中该第一区域的一第一顶视面积相同于或不同于该第二区域的一第二顶视面积。

4.如权利要求1所述的复合微机电系统芯片制作方法，其中该第一蚀刻槽之一的一第一顶视面积相同于或不同于该第二蚀刻槽之一的一第二顶视面积。

5.如权利要求1所述的复合微机电系统芯片制作方法，其中制作该覆盖晶圆的步骤还包含: 在该第一蚀刻槽上沉积一吸气材料或一释气材料。

6.如权利要求1所述的复合微机电系统芯片制作方法，其中制作该覆盖晶圆的步骤还包含: 在该第二蚀刻槽上沉积一吸气材料或一释气材料。

7.如权利要求1所述的复合微机电系统芯片制作方法，其中制作该组件晶圆的步骤包括: 提供该第二基板； 在该第二基板上形成该第一 MEMS组件及该第二 MEMS组件、与围绕该第一 MEMS组件及该第二 MEMS组件的一牺牲层； 在该第一 MEMS组件、该第二 MEMS组件、及该牺牲层上方形成一硬屏蔽； 定义该硬屏蔽的图案；以及 经由该硬屏蔽的图案，蚀刻去除该牺牲层。

8.如权利要求1所述的复合微机电系统芯片制作方法，其中制作该组件晶圆的步骤包括: 提供一 CMOS (互补金氧半)晶圆，该CMOS晶圆包括该第二基板与该第二基板上的一微电子电路； 提供一 MEMS晶圆，该MEMS晶圆包括该第一 MEMS组件及该第二 MEMS组件；以及 将该CMOS晶圆与该MEMS晶圆结合。

9.如权利要求8所述的复合微机电系统芯片制作方法,还包括:在该第二基板与该MEMS晶圆之间提供导电栓。

10.一种复合微机电系统芯片，包含: 一覆盖层，其包括一第一基板位，其中该第一基板具有一第一区域及一第二区域，该第一区域具有多个第一蚀刻槽，该第二区域具有多个第二蚀刻槽，每一第一蚀刻槽及每一第二蚀刻槽具有相同的一蚀刻深度，该第一区域的一第一蚀刻式样密度高于该第二区域的一第二蚀刻式样密度；以及 一组件复合层，其包括一第二基板，以及位于该第二基板上方的一第一 MEMS组件及一第二 MEMS组件； 其中该覆盖层与该组件复合层互相结合，并在其间对应于该第一区域与该第二区域之处，分别形成一第一腔室与一第二腔室，其中该第一腔室容纳该第一 MEMS组件且该第二腔室容纳该第二 MEMS组件。

11.如权利要求10所述的复合微机电系统芯片，其中该第一腔室的压力低于第二腔室。

12.如权利要求10所述的复合微机电系统芯片，其中该第一区域的第一顶视面积相同于或不同于该第二区域的第二顶视面积。

13.如权利要求10所述的复合微机电系统芯片，其中该第一蚀刻槽之一的第一顶视面积相同于或不同于该第二蚀刻槽之一的第二顶视面积。

14.如权利要求10所述的复合微机电系统芯片,还包含沉积在该第一蚀刻槽上的一吸气材料或一释气材料。

15.如权利要求10所述的复合微机电系统芯片,还包含沉积在该第二蚀刻槽上的一吸气材料或一释气材料。

【专利摘要】本发明提出一种复合微机电系统芯片及其制作方法。复合微机电系统芯片包括覆盖层与组件复合层，覆盖层包括一基板，其中该基板具有一第一区域及一第二区域，该第一区域具有多个第一蚀刻槽，该第二区域具有多个第二蚀刻槽，每一第一蚀刻槽及每一第二蚀刻槽具有相同的蚀刻深度，该第一区域的第一蚀刻式样密度高于该第二区域的第二蚀刻式样密度，以构成不同压力的腔室。

【IPC分类】B81C1-00, B81B7-02

【公开号】CN104803343

【申请号】CN10042030

【发明人】康育辅, 罗炯成

【申请人】立锜科技股份有限公司

【公开日】7月29日

【申请日】1月28日