微机电系统装置的制造方法
【技术领域】
[0001]本发明涉及一种将谐振器、传感器、致动器等的功能元件、及/或电子电路集成于一个基板上的MEMS (Micro Electro Mechanical Systems:微机电系统)装置等。
【背景技术】
[0002]例如，在作为功能元件而具备静电电容型的谐振器的MEMS装置中，谐振器在真空状态下被密封于基板上所形成的空腔内。另外，为了防止尘埃或水分等影响，即使是无需真空密封的功能元件，也被密封于空腔内。
[0003]为了在这种MEMS装置中形成空腔，例如在设置有功能元件的空腔内形成牺牲膜，并在通过于预定的位置上形成了开口(脱模孔)的第一盖部覆盖空腔之后，利用脱模蚀刻来去除牺牲膜。而且，为了密封脱模孔，而在第一盖部上使用铝(Al)等的密封材料通过溅射而形成包括密封部在内的第二盖部。
[0004]然而，在通过溅射形成密封部时，密封材料的一部分会穿过脱模孔而侵入到空腔内，并粘附在空腔的底面上。因此，如果在脱模孔正下方的空腔的底面上存在连接点不同的多个电极或者配线，则这些电极或配线有可能会发生短路。根据这种实际情况，以往在脱模孔正下方的空腔的底面上，无法将连接点不同的多个电极或配线接近配置。
[0005]作为相关技术，在专利文献I中，公开了一种以高效地实施由被配置于基板上的空洞内的功能元件和电子电路构成的电子装置的制造工序，并在确保制造成品率的同时降低制造成本的电子装置。该电子装置具有基板、被形成于基板上的功能元件、和划分形成配置有功能元件的空洞部的被覆结构，在该电子装置中，被覆结构包括以包围空洞部的周围的方式被形成于基板上的层间绝缘膜和配线层的层叠结构，并且在被覆结构内从上方覆盖空洞部的上方覆盖部的至少厚度方向上的一部分包含耐蚀性层，上方覆盖部具有第一覆盖层和第二覆盖层，所述第一覆盖层具备面向空洞部的贯穿孔，所述第二覆盖层将贯穿孔封闭。
[0006]另外，在专利文献2中，公开了一种制造工艺简单、可小型化，且具备了具有较高可靠性的中空密封结构的MEMS装置。该MEMS装置具有:基板；可动部，其以与基板隔开空隙的方式被形成于基板上，且被设置有孔；支柱，其被形成于基板上，且以与可动部非接触的方式贯穿孔的内侧；盖部，其通过支柱而被支承，且以与可动部隔开空隙的方式被形成在可动部上。
[0007]在专利文献I中记载有如下内容，即，优选为，将贯穿孔(脱模孔)形成于从MEMS结构体(功能元件)的正上方位置偏移了的位置处。如此一来，在形成第二覆盖层时，能够避免第二覆盖层的原材料附着于MEMS结构体上的不良状况。然而，在专利文献I中，并未公开关于防止第二覆盖层的原材料附着于设置在空腔的底面上的多个电极或配线上而产生短路的内容。另外，在专利文献2中，也未公开防止设置于空腔的底面上的多个电极或配线的短路的内容。
[0008]专利文献1:日本特开-221435号公报(第0007?0008段、0041、图8)
[0009]专利文献2:日本特开-223850号公报(第0012?0013段、图5)
【发明内容】
[0010]因此，鉴于上述情况，本发明的第一目的在于，在空腔内设置有功能元件的MEMS装置中，防止设置于空腔的底面上的电极或配线的短路，并将空腔小型化。另外，本发明的第二目的在于，提高收纳功能元件的空腔结构的强度。而且，本发明的第三目的在于，减薄包括对脱模孔进行密封的密封部在内的第二盖部。另外，本发明的第四目的在于，增大被形成于第一盖部上的脱模孔的直径，从而高效地实施脱模蚀刻。
[0011]为了解决以上课题，本发明的第一观点所涉及的MEMS装置具备:基板；功能元件，其直接或经由绝缘膜而被设置于基板的表面上；结构体，其被设置于基板或绝缘膜的表面上，并在功能元件的周围形成空腔；第一盖部，其被设置有开口，并以与功能元件之间留有间隙的方式对空腔的一部分进行覆盖；承接部，其在基板或绝缘膜的表面上且被设置于多个电极或配线之间，并具有与所述第一盖部的开口隔开间隙而对置的承接面；第二盖部，其包括对所述第一盖部的开口进行密封的导电性的密封部。
[0012]根据本发明的第一观点，通过将具有与第一盖部的开口隔开间隙而对置的承接面的承接部设置于多个电极或配线之间，从而在利用溅射而形成对脱模孔进行密封的密封部时，即使导电性的密封材料的一部分穿过脱模孔而侵入到空腔内，也能够通过承接部来防止多个电极或配线的短路。其结果为，能够缩小这些电极或配线的间隔，并使空腔小型化。另外，由于承接部与第一盖部的开口隔开间隙而对置，因此不会阻碍脱模蚀刻。
[0013]在此，可以为，密封部在承接部的承接面上延伸。由此，由于包括密封部的第二盖部同第一盖部一起被固定于承接部上，因此能够提高对功能元件进行收纳的空腔结构的强度。
[0014]或者，可以为，承接部的承接面的面积小于第一盖部的开口的面积。在该情况下，虽然在通过溅射而形成对脱模孔进行密封的密封部时，导电性的密封材料的一部分穿过脱模孔而粘附在空腔的底面上，但由于承接部发挥了掩膜的作用，因此能够防止多个电极或配线的短路。其结果为，能够缩小这些电极或配线的间隔，并使空腔小型化。
[0015]另外，本发明的第二观点所涉及的MEMS装置具备:基板；功能元件，其直接或经由绝缘膜而被设置于基板的表面上；结构体，其被设置于基板或绝缘膜的表面上，并在功能元件的周围形成空腔；第一盖部，其被设置有开口，并以与功能元件之间留有间隙的方式对空腔的一部分进行覆盖；导电性的承接部，其被设置于基板或绝缘膜的表面上且与功能元件电连接，并且具有与第一盖部的开口隔开间隙而对置的承接面；第二盖部，其包括对第一盖部的开口进行密封且在承接部的承接面上延伸的导电性的密封部。
[0016]根据本发明的第二观点，在通过溅射而形成对脱模孔进行密封的密封部时，即使导电性的密封材料的一部分穿过脱模孔而侵入到空腔内，也能够通过承接部来防止电极或配线的短路。而且，由于能够将导电性的承接部作为外部连接电极而进行利用，因此能够高效地实施功能元件的配线，并使空腔进一步小型化。
[0017]在本发明的第一或第二观点中，可以采用如下方式，S卩，在俯视观察时，承接部的承接面与第一盖部的开口以及该开口的周围的区域重叠。由此，在通过溅射而形成对脱模孔进行密封的密封部时，即使密封材料的一部分穿过脱模孔而侵入到空腔内，承接部的承接面也能够接住密封材料。因此，即使减薄包括密封部的第二盖部，也能够对脱模孔进行密封。另外，能够增大被形成于第一盖部上的脱模孔的直径，从而高效地实施脱模蚀刻。
[0018]在上文中，可以为，承接部通过掺杂有杂质的多晶硅而被形成。在该情况下，在通过掺杂有杂质的多晶硅而形成功能元件时，能够同时形成承接部。另外，由于承接部具有导电性，因此能够将承接部作为外部连接电极而进行利用。
【附图说明】
[0019]图1为本发明的第一实施方式所涉及的MEMS装置的沟槽内的俯视图。
[0020]图2为表示图1的W线中的MEMS装置的主要部分的剖视图。
[0021]图3为表示溅射工序中的密封部的形成状态的剖视图。
[0022]图4为本发明的第一实施方式所涉及的MEMS装置的制造工序的剖视图。
[0023]图5为本发明的第一实施方式所涉及的MEMS装置的制造工序的剖视图。
[0024]图6为本发明的第二实施方式所涉及的MEMS装置的沟槽内的俯视图。
[0025]图7为表示图6的线中的MEMS装置的主要部分的剖视图。
【具体实施方式】
[0026]以下，参照附图对本发明的实施方式进行详细说明。此外，对相同的结构要素标注相同的参照符号，并省略重复的说明。
[0027]本发明的各个实施方式所涉及的MEMS装置为，将谐振器、传感器、致动器等的功能元件、及/或电子电路集成于一个基板上的装置。
[0028]在下文中，作为一个示例，对作为功能元件而具有静电电容型的谐振器并且作为半导体电路元件而具有MOS场效应晶体管的MEMS装置进行说明。谐振器被封闭在形成于半导体基板的沟槽(表面凹部)内的空腔内。
[0029]第一实施方式
[0030]图1为，表示本发明的第一实施方式所涉及的MEMS装置的沟槽内的结构的俯视图。图1图示了空腔被盖部覆盖前的沟槽内的结构。另外，图2为，表示图1的A-A"线中的MEMS装置的主要部分的剖视图。如图1以及图2所示，在该MEMS装置中，使用在主面(图中上表面)的第一区域(图中右侧)中形成有沟槽10a，并且在主面的第二区域(图中左侧)中形成有半导体电路元件的杂质扩散区域的半导体基板10。
[0031]在半导体基板的沟槽1a的底面上，经由绝缘膜20而设置有具有下部电极31以及上部电极32的谐振器、外部连接电极41以及42、承接部43、壁部44。另外，在壁部44的周围设置有对壁部44进行加强的绝缘膜51。此外，承接部43以及壁部44可以直接设置于半导体基板的沟槽1a的底面上。另外，在使用玻璃、陶瓷、或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31、上部电极32以及外部连接电极41及42直接设置于基板上。
[0032]例如，绝缘膜20包括二氧化硅(S12)绝缘膜21和氮化硅(SiN)绝缘膜22。下部电极31、上部电极32以及外部连接电极41?壁部44通过掺杂了杂质而具有导电性的多晶硅等而被形成。另外，绝缘膜51通过二氧化硅(S12)等而被形成。
[0033]谐振器的上部电极32包括悬臂(悬臂梁)状的结构体，且结构体的一端被固定，结构体的另一端成为可动。外部连接电极41以及42例如具有棱柱或圆柱形状，并且被用于将谐振器的下部电极31以及上部电极32分别与电子电路电连接。外部连接电极41与下部电极31电连接，并且可以与下部电极31 —体构成。另外，外部连接电极42与上部电极32电连接，并且可以与上部电极32 —体构成。
[0034]承接部43例如具有棱柱或圆柱形状，并且为了防止在后文说明的密封材料的溅射工序中发生连接点不同的多个电极或配线的短路，而将所述承接部设置于这些电极或配线之间。例如，在图1以及图2所示的示例中，承接部43被设置于外部连接电极41与外部连接电极42之间。壁部44为在谐振器以及外部连接电极41?承接部43的周围形成空腔的结构体。
[0035]在半导体基板的沟槽1a内，被壁部44包围的区域为空腔。空腔内的空间被设为高真空区域。在被设置于空腔内的谐振器中，通过对下部电极31与上部电极32之间施加交流电压，从而利用静电力而激发上部电极32的机械式振动，并对因该机械式振动引起的下部电极31与上部电极32之间的静电电容的变化实施检测。
[0036]如图2所示，空腔通过与谐振器之间留有间隙并包括第一盖部60与第二盖部70的盖部而被覆盖。第一盖部60例如包括氮化硅(SiN)等的绝缘膜61和具有导电性的多晶硅膜62。此外，也可以在多晶硅膜62的表面上设置氮化钛(TiN)或自对准硅化物等的膜。
[0037]多晶硅膜62的一部分被设置于外部连接电极41的主面(图中上表面)的预定的区域中，并与外部连接电极41电连接。另外，多晶硅膜62的与该一部分绝缘的另一部分被设置于外部连接电极42的主面(图中上表面)的预定的区域中，并与外部连接电极42电连接。
[0038]第一盖部60在与基板或绝缘膜20的表面对置的面的预定的位置上形成有开口(脱模孔)60a，并通过脱模孔60a以外的部分来覆盖空腔。脱模孔60a在通过脱模蚀刻而去除被形成于空腔内的牺牲膜时被使用。之后，将空腔内设为减压状态(真空状态)，并在第一盖部60的表面上使用铝(Al)等的导电性的密封材料通过溅射(高真空成膜法)而形成第二盖部70。
[0039]第二盖部70包括:中间导电体71，其经由多晶硅膜62而与外部连接电极41电连接，并且与第二盖部70的其他部分绝缘；中间导电体72，其经由多晶硅膜62而与外部连接电极42电连接，并且与第二盖部70的其他部分绝缘；密封部73，其对第一盖部的脱模孔60a进行密封。
[0040]在形成第二盖部70的溅射工序中，导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内。因此，在本实施方式中，为了防止因侵入到空腔内的密封材料而使得多个电极或配线发生短路，而在脱模孔60a的下方设置有承接部43。
[0041]图3为表示溅射工序中的密封部的形成状态的剖视图。图3(a)图示了比较例的MEMS装置中的密封部的形成状态。如图3 (a)所示，在比较例的MEMS装置中，在通过溅射而在第一盖部60的表面上形成密封部73时，导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内并粘附在空腔的底面上。因此，在脱模孔60a正下方的空腔的底面上，无法将连接点不同的多个电极或配线接近配置。
[0042]另外，在比较例的MEMS装置中，为了在脱模孔60a上的密封部73之上形成突出物来密封脱模孔60a，而必须与脱模孔60a的直径成比例地增加密封部73的膜厚。因此，为了减薄密封部73，则需要缩小脱模孔60a的直径并将脱模孔60a微小化。
[0043]另一方面，图3(b)图示了本发明的第一实施方式所涉及的MEMS装置中的密封部的形成状态。如图3(b)所示，在本发明的第一实施方式所涉及的MEMS装置中，具有隔开间隙而与脱模孔60a对置的承接面43a的承接部43被设置于连接点不同的多个电极或配线之间。
[0044]由此，在通过溅射而形成对脱模孔60a进行密封的密封部73时，即使导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内，也能够通过承接部43而防止多个电极或配线的短路。其结果为，能够缩小这些电极或配线的间隔，并使空腔小型化。另外，由于承接部43的承接面43a隔开间隙而与脱模孔60a对置，因此不会阻碍脱模蚀刻。
[0045]如图3(b)所示，密封部73在承接部43的承接面43a上延伸。由此，由于包含密封部73的第二盖部和第一盖部60 —起被固定于承接部43上，因此能够提高收纳功能元件的空腔结构的强度。
[0046]另外，在俯视观察时，承接部43的承接面43a与脱模孔60a及其周围的区域重叠在一起。由此，在通过溅射而形成对脱模孔60a进行密封的密封部73时，即使导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内，承接部43的承接面43a也能够接住密封材料。
[0047]在该情况下，如果承接面43a上的密封部73的膜厚大于第一盖部60的同基板或绝缘膜20的表面对置的面与承接面43a之间的距离，则能够密封脱模孔60a。因此，即使减薄包含密封部73的第二盖部，也能够密封脱模孔60a。因此，能够通过减薄第二盖部，从而较浅地形成半导体基板的沟槽。
[0048]而且，由于脱模孔60a的直径不依赖于密封部73的膜厚，因此能够增大被形成于第一盖部60上的脱模孔60a的直径，从而能够高效地实施脱模蚀刻。
[0049]另外，图3(c)图示了本发明的第一实施方式的改变例所涉及的MEMS装置中的密封部的形成状态。如图3(c)所示，在本发明的第一实施方式的改变例所涉及的MEMS装置中，承接部43的承接面43a的面积小于脱模孔60a的面积。
[0050]在该情况下，虽然在通过溅射而形成对脱模孔60a进行密封的密封部73时，导电性的密封材料的一部分穿过脱模孔60a而粘附在空腔的底面上，但由于承接部43发挥了掩膜的作用，因此能够防止多个电极或配线的短路。其结果为，能够缩小这些电极或配线的间隔，并使空腔小型化。
[0051]如果再次参照图2，则在半导体基板10的主面的第二区域中设置有半导体电路元件。例如，在半导体基板10内设置有成为MOS场效应晶体管(MOSFET)的源极以及漏极的杂质扩散区域81以及82，并在半导体基板10上经由栅极绝缘膜而设置有栅电极83。
[0052]在盖部以及设置有半导体电路元件的半导体基板10上，通过二氧化硅(S12)或BPSG(Boron Phosphorus Silicon Glass:硼磷娃玻璃)等而设置有对半导体基板10的主面进行覆盖的第一绝缘层(层间绝缘膜)91。第一绝缘层91与绝缘膜61接触，从而使第二盖部70的中间导电体71以及72与密封部73绝缘。
[0053]在第一绝缘层91的第一区域内，设置有贯穿第一绝缘层91并分别与中间导电体71以及72电连接的钨(W)等的接触插头(电极)101以及102。另外，在第一绝缘层91的第二区域内，设置有贯穿第一绝缘层91并分别与杂质扩散区域81、82以及栅电极83电连接的钨(W)等的接触插头(电极)103?105。
[0054]在被设置于第一绝缘层91的表面上的铝(Al)等的第一配线层中，实施对于接触插头101?105的电连接。而且，根据需要，经由第二绝缘层92而设置有第二配线层，以下同样地配置有所需数量的配线层。另外，在最上层的配线层的表面上设置有保护膜(未图示)O
[0055]例如，通过被设置于第一配线层上的配线111而使接触插头101与接触插头103被电连接。另外，通过被设置于第二配线层上的配线112并经由第一配线层而使接触插头102与接触插头104被电连接。由此，能够将谐振器与半导体电路元件电连接。
[0056]接下来，对于图1以及图2所示的MEMS装置的制造方法进行说明。
[0057]图4以及图5为，本发明的第一实施方式所涉及的MEMS装置的制造工序的剖视图。首先，如图4(a)所示，例如，在由单晶硅等构成的半导体基板10的主面的一部分上，通过光刻法来设置抗蚀层11并实施干蚀刻，从而在半导体基板10的主面的第一区域内形成有较深的沟槽(深沟槽)10a。之后，去除抗蚀层11。
[0058]接下来，如图4(b)所示，在半导体基板的沟槽1a的底面上形成绝缘膜20。例如，绝缘膜20包括二氧化硅(S12)绝缘膜21和氮化硅(SiN)绝缘膜22。氮化硅(SiN)绝缘膜22能够耐受用于去除后文所述的空腔内的牺牲膜的湿蚀刻(脱模蚀刻)。
[0059]另外，在半导体基板的沟槽1a的底面上经由绝缘膜20而形成掺杂杂质从而具有导电性的多晶硅等，通过使用了抗蚀剂的干蚀刻来进行图案形成，从而形成谐振器的下部电极31。而且，在下部电极31上形成间隙牺牲膜23之后，形成具有导电性的多晶硅等，并通过使用了抗蚀剂的干蚀刻来进行图案形成，从而形成谐振器的上部电极32、外部连接电极41及42、承接部43以及壁部44。之后，间隙牺牲膜23通过湿蚀刻而被去除。
[0060]由此，在半导体基板的沟槽1a的底面上经由绝缘膜20而形成了具有下部电极31以及上部电极32的谐振器、分别与下部电极31以及上部电极32电连接的外部连接电极41以及42、承接部43、壁部44。壁部44在谐振器、外部连接电极41及42、以及承接部43的周围形成空腔。
[0061]接下来，在形成了谐振器等的半导体基板10的表面上，在通过等离子体CVD法而堆积了二氧化硅(S12)等的绝缘膜之后，通过CMP(化学机械研磨)而对二氧化硅(S12)等的绝缘膜实施研磨，进而实施蚀刻。其结果为，如图5(a)所示，在半导体基板10的沟槽内，在壁部44的周围形成二氧化硅(S12)等的绝缘膜51，并且在空腔内作为牺牲膜而形成二氧化硅(S12)等的绝缘膜52。
[0062]接下来，在形成了绝缘膜51以及52等的半导体基板10的表面上形成氮化硅(SiN)等的绝缘膜之后，通过使用了抗蚀剂的干蚀刻而对氮化硅(SiN)等的绝缘膜实施图案形成。其结果为，形成了对外部连接电极41及42的主面的一部分以及绝缘膜51及52的一部分进行覆盖的氮化硅(SiN)等的绝缘膜61。
[0063]另外，在形成了绝缘膜61等的半导体基板10的表面上形成具有导电性的多晶硅膜之后，通过使用了抗蚀剂的干蚀刻而对多晶硅膜实施图案形成。其结果为，形成了包括绝缘膜61以及多晶硅膜62的第一盖部60。在第一盖部60中形成有脱模孔60a，且通过脱模孔60a以外的部分而覆盖了空腔。
[0064]在此，多晶硅膜62的一部分被设置于外部连接电极41的主面的预定的区域中，且与外部连接电极41电连接。另外，多晶硅膜62的与该一部分绝缘的另一部分被设置于外部连接电极42的主面的预定的区域中，且与外部连接电极42电连接。
[0065]接下来，对形成有第一盖部60等的半导体基板10的表面实施绝缘膜的平坦化等。之后，如图5(b)所示，在半导体基板10的主面的第二区域中，作为半导体电路元件而例如形成有MOS场效应晶体管(MOSFET)。
[0066]即，在半导体基板10上经由栅极绝缘膜而形成栅电极83，并在栅电极83的两侧的半导体基板10内形成成为源极以及漏极的杂质扩散区域81以及82。另外，也可以在栅极绝缘膜以及栅电极83的侧壁上形成具有绝缘性的侧壁。而且，也可以在侧壁的周围的区域内形成具有预定的厚度的绝缘膜。
[0067]接下来，在形成有MOS场效应晶体管等的半导体基板10的表面上通过光刻法来设置抗蚀层24，所述抗蚀层24在与第一盖部的脱模孔60a相对应的位置处具有开口 24a。而且，通过作为蚀刻液而使用氟酸等的湿蚀刻(脱模蚀刻)而将作为空腔内的牺牲膜的二氧化硅(S12)等的绝缘膜去除。之后，通过灰化等而将抗蚀层24去除。
[0068]接下来，在真空腔室内，通过溅射(高真空成膜法)而将铝(Al)等的导电性的密封材料堆积于第一盖部60的表面上，并通过使用了抗蚀剂的干蚀刻而对所堆积的密封材料实施图案形成。由此，如图2所示，通过密封材料而在第一盖部60的表面上形成了第二盖部70。
[0069]第二盖部70包括:中间导电体71，其经由多晶硅膜62而与外部连接电极41的预定的区域电连接；中间导电体72，其经由多晶硅膜62而与外部连接电极42的预定的区域电连接；密封部73，其对第一盖部的脱模孔60a进行密封。
[0070]接下来，通过二氧化硅(S12)或BPSG等而形成第一绝缘层91，所述第一绝缘层91对被形成有第一盖部60、第二盖部70和半导体电路元件的半导体基板10的主面进行覆盖。第一绝缘层91与绝缘膜61接触，从而使第二盖部70的中间导电体71以及72与密封部73绝缘。
[0071]接下来，同时形成贯穿第一绝缘层91并分别与中间导电体71以及72电连接的钨(W)等的接触插头101以及102、和贯穿第一绝缘层91并与半导体电路元件电连接的钨(W)等的接触插头103?105。
[0072]接下来，在第一绝缘层91的表面上，通过铝(Al)等而形成第一配线层。在第一配线层中，实施对接触插头101?105的电连接。例如，通过被设置于第一配线层上的配线111而使接触插头101与接触插头103被电连接。
[0073]而且，根据需要，经由第二绝缘层92而形成第二配线层，以下同样地形成有所需数量的配线层。例如，通过被设置于第二配线层上的配线112经由第一配线层而使接触插头102与接触插头104被电连接。
[0074]由此，能够将外部连接电极41以及42与半导体电路元件电连接。如此，在对谐振器进行收纳的空腔的上层上，也能够与半导体电路元件的上层相同，使用标准的半导体晶片工艺来配置与所需相对应的数量的配线层。之后，在最上层的配线层的表面上形成保护膜(未图示)。
[0075]第二实施方式
[0076]图6为表示本发明的第二实施方式所涉及的MEMS装置的沟槽内的结构的俯视图。图6图示了空腔被盖部覆盖前的沟槽内的结构。另外，图7为表示图6的B-B"线中的MEMS装置的主要部分的剖视图。在第二实施方式中，导电性的承接部43与功能元件电连接并构成了外部连接电极。在其他方面，第二实施方式与第一实施方式相同。
[0077]在半导体基板的沟槽1a的底面上，经由绝缘膜20而设置有具有下部电极31以及上部电极32的谐振器、外部连接电极42、承接部43、壁部44。另外，在壁部44的周围设置有对壁部44进行加强的绝缘膜51。此外，壁部44可以直接设置于半导体基板的沟槽1a的底面上。另外，在使用玻璃、陶瓷、或者树脂等的绝缘性较高的基板的情况下，也可以将下部电极31、上部电极32、外部连接电极42以及承接部43直接设置于基板上。
[0078]例如，绝缘膜20包括二氧化硅(S12)绝缘膜21和氮化硅(SiN)绝缘膜22。下部电极31、上部电极32以及外部连接电极42?壁部44可以通过掺杂了杂质而具有导电性的多晶硅而被形成。在该情况下，能够在形成谐振器的下部电极31以及上部电极32等时，同时形成承接部43。另外，由于承接部43具有导电性，因此能够将承接部43作为外部连接电极来利用。另外，绝缘膜51通过二氧化硅(S12)等而被形成。
[0079]承接部43以及外部连接电极42例如具有棱柱或圆柱形状，并且被用于将谐振器的下部电极31以及上部电极32分别与电子电路电连接。承接部43与下部电极31电连接，并且可以与下部电极31 —体构成。另外，外部连接电极42与上部电极32电连接，并且可以与上部电极32 —体构成。
[0080]如图7所示，空腔通过与谐振器之间留有间隙并包括第一盖部60与第二盖部70在内的盖部而被覆盖。第一盖部60例如包括氮化硅(SiN)等的绝缘膜61和具有导电性的多晶硅膜62。此外，也可以在多晶硅膜62的表面上设置氮化钛(TiN)或自对准硅化物等的膜。多晶硅膜62的一部分被设置于外部连接电极42的主面(图中上表面)的预定的区域中，并与外部连接电极42电连接。
[0081]在第一盖部60中形成有开口(脱模孔)60a，并通过脱模孔60a以外的部分来覆盖空腔。脱模孔60a在通过脱模蚀刻来去除被形成于空腔内的牺牲膜时被使用。之后，将空腔内设为减压状态(真空状态)，并在第一盖部60的表面上使用铝(Al)等导电性的密封材料通过溅射(高真空成膜法)而形成第二盖部70。
[0082]在形成第二盖部70的溅射工序中，导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内。因此，在本实施方式中，为了接住侵入到空腔内的密封材料，而在脱模孔60a的下方设置有承接部43。
[0083]承接部43具有隔开间隙而与脱模孔60a对置的承接面43a。在俯视观察时，承接部43的承接面43a与脱模孔60a及其周围的区域重叠在一起。由此，在通过溅射而形成对脱模孔60a进行密封的密封部73时，即使导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内，承接部43的承接面43a也能够接住密封材料。
[0084]第二盖部70包括经由多晶硅膜62与外部连接电极42电连接并且与第二盖部70的其他部分绝缘的中间导电体72、和对第一盖部的脱模孔60a进行密封并在承接部43的承接面43a上延伸的导电性的密封部73。由此，密封部73与承接部43电连接，所述承接部43与谐振器的下部电极31电连接并构成外部连接电极。
[0085]在盖部以及设置有半导体电路元件的半导体基板10上，通过二氧化硅(S12)或BPSG(Boron Phosphorus Silicon Glass)等而设置有对半导体基板10的主面进行覆盖的第一绝缘层(层间绝缘膜)91。第一绝缘层91与绝缘膜61接触，从而使第二盖部70的中间导电体72与密封部73绝缘。
[0086]在第一绝缘层91的第一区域内，设置有贯穿第一绝缘层91并分别与密封部73以及中间导电体72电连接的钨(W)等的接触插头(电极)101以及102。另外，在第一绝缘层91的第二区域内，设置有贯穿第一绝缘层91并分别与杂质扩散区域81、82以及栅电极83电连接的钨(W)等的接触插头(电极)103?105。
[0087]在被设置于第一绝缘层91的表面上的铝(Al)等的第一配线层中，实施对于接触插头101?105的电连接。而且，根据需要，经由第二绝缘层92而设置有第二配线层，以下同样地配置有所需数量的配线层。另外，在最上层的配线层的表面上设置保护膜(未图示)O
[0088]例如，通过被设置于第一配线层上的配线111而使接触插头101与接触插头103被电连接。另外，通过被设置于第二配线层上的配线112经由第一配线层而使接触插头102与接触插头104被电连接。由此，能够将谐振器与半导体电路元件电连接。
[0089]根据本发明的第二实施方式，在通过溅射而形成对脱模孔60a进行密封的密封部73时，即使导电性的密封材料的一部分穿过脱模孔60a而侵入到空腔内，也能够通过承接部43而防止电极或配线的短路。而且，由于能够将导电性的承接部43作为外部连接电极而进行利用，因此能够高效地实施功能元件的配线，并使空腔进一步小型化。
[0090]虽然在上述的实施方式中，对空腔被形成在半导体基板的较深的沟槽内的MEMS装置进行了说明，但本发明并不限定于上文说明的实施方式。例如，本发明也能够利用于空腔被形成在基板的较浅的沟槽内或被形成在基板上的MEMS装置中，并且对于具有本技术领域一般知识的人员而言，能够在本发明的技术思想内进行多种变形。
[0091]符号说明
[0092]10…半导体基板、1a…沟槽、11...抗蚀层、20…绝缘膜、21…二氧化硅(S12)绝缘膜、22...氮化硅(SiN)绝缘膜、23…间隙牺牲膜、24...抗蚀层、31...下部电极、32...上部电极、41、42…外部连接电极、43...承接部、44…壁部、51、52…绝缘膜、60...第一盖部、61...绝缘膜、62...多晶硅膜、70...第二盖部、71、72…中间导电体、73...密封部、81、82…杂质扩散区域、83...栅电极、91、92…绝缘层、101?105…接触插头、111、112…配线。
【主权项】
1.一种微机电系统装置，具备: 基板； 功能元件，其直接或经由绝缘膜而被设置于所述基板的表面上； 结构体，其被设置于所述基板或所述绝缘膜的表面上，并在所述功能元件的周围形成空腔； 第一盖部，其被设置有开口，并以与所述功能元件之间留有间隙的方式对所述空腔的一部分进行覆盖； 承接部，其在所述基板或所述绝缘膜的表面上且被设置于多个电极或配线之间，并具有与所述第一盖部的开口隔开间隙而对置的承接面； 第二盖部，其包括对所述第一盖部的开口进行密封的导电性的密封部。2.一种微机电系统装置，具备: 基板； 功能元件，其直接或经由绝缘膜而被设置于所述基板的表面上； 结构体，其被设置于所述基板或所述绝缘膜的表面上，并在所述功能元件的周围形成空腔； 第一盖部，其被设置有开口，并以与所述功能元件之间留有间隙的方式对所述空腔的一部分进行覆盖； 导电性的承接部，其被设置于所述基板或所述绝缘膜的表面上且与所述功能元件电连接，并且具有与所述第一盖部的开口隔开间隙而对置的承接面； 第二盖部，其包括对所述第一盖部的开口进行密封且在所述承接部的承接面上延伸的导电性的密封部。3.如权利要求1或2所述的微机电系统装置，其中， 在俯视观察时，所述承接部的承接面与所述第一盖部的开口以及该开口的周围的区域重叠。4.如权利要求1所述的微机电系统装置，其中， 所述密封部在所述承接部的承接面上延伸。5.如权利要求1所述的微机电系统装置，其中， 所述承接部的承接面的面积小于所述第一盖部的开口的面积。6.如权利要求1、2、4、5中的任一项所述的微机电系统装置，其中， 所述承接部通过掺杂有杂质的多晶硅而被形成。7.如权利要求3所述的微机电系统装置，其中， 所述承接部通过掺杂有杂质的多晶硅而被形成。
【专利摘要】本发明所涉及的MEMS装置具备：基板；功能元件，其直接或经由绝缘膜而被设置于基板的表面上；结构体，其被设置于基板或绝缘膜的表面上，并在功能元件的周围形成空腔；第一盖部，其被设置有开口，并以与功能元件之间留有间隙的方式对空腔的一部分进行覆盖；承接部，其在基板或绝缘膜的表面上且被设置于多个电极或配线之间，并具有与第一盖部的开口隔开间隙而对置的承接面；第二盖部，其包括对第一盖部的开口进行密封的导电性的密封部。
【IPC分类】B81C1/00, B81B7/02
【公开号】CN104944357
【申请号】CN10132149
【发明人】吉泽隆彦
【申请人】精工爱普生株式会社
【公开日】9月30日
【申请日】3月24日
【公告号】US0274508
