本申请案含有与由蒂莫西B.考尔斯(Timothy B.Cowles)、乔纳森S.帕里(Jonathan S.Parry)、乔治B.拉德(George B.Raad)及詹姆斯S.热米尔(James S.Rehmeyer)同时申请的标题为“具有非易失性存储器特征的非易失性存储器装置及系统及其操作方法(NON-VOLATILE MEMORY DEVICES AND SYSTEMS WITH VOLATILE MEMORY FEATURES AND METHODS FOR OPERATING THE SAME)”美国专利申请案相关的标的物。所述相关申请案转让给美光科技公司(Micron Technology,Inc.)，并由档案号码010829-9251.US00识别。所述申请案的标的物以引用的方式并入本文中。
技术领域
本发明大体上涉及半导体存储器装置，并且更特定来说，涉及具有只读存储器特征的非易失性存储器装置及系统及其操作方法。
背景技术：
存储器装置广泛用于存储与例如计算机、无线通信装置、照相机、数字显示器及类似者的各种电子装置相关的信息。存储器装置经常作为内部半导体集成电路及/或计算机或其它电子装置中的外部可卸除装置提供。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器(包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等)可能需要施加电力源来维持其数据。相比之下，非易失性存储器即使在没有外部供电的情况下也可保留其所存储数据。非易失性存储器可用于多种技术，包含快闪存储器(例如，NAND及NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)及磁随机存取存储器(MRAM)等。一般来说，改进存储器装置可包含增加存储器单元密度，增加读取/写入速度或以其它方式减少操作等待时间，增加可靠性，增加数据保留，降低功耗或降低制造成本等。
技术实现要素：
本发明的一个方面提供一种存储器装置，其包括：非易失性存储器阵列；及电路，其经配置以：存储所述非易失性存储器阵列的一或多个地址；将接收命令的地址与所述一或多个地址进行比较；以及至少部分基于所述比较，确定不实施所述接收命令。
本发明的另一方面提供一种操作包含非易失性存储器阵列的存储器装置的方法，所述方法包括：使用所述存储器装置存储所述非易失性存储器阵列的一或多个地址；将接收命令的地址与所述一或多个地址进行比较；以及至少部分基于所述比较，确定不实施所述接收命令。
本发明的另一方面提供一种操作包含非易失性存储器阵列的存储器装置的方法，其包括：向存储器装置发送命令以配置所述非易失性存储器阵列的子集以不实施擦除或写入命令；及将经配置为只读的数据存储在所述非易失性存储器阵列的所述子集中。
附图说明
图1是示意性地说明根据本技术的实施例的存储器装置的框图。
图2是说明根据本技术的实施例的操作存储器装置的方法的流程图。
图3是说明根据本技术的实施例的操作存储器装置的方法的流程图。
具体实施方式
由于非易失性存储器装置在没有施加电力的情况下的持久性，非易失性存储器装置经常用于存储数据。随着非易失性存储器技术的最新进展改进非易失性存储器的速度及成本，非易失性存储器装置越来越多地用于除存储之外的应用中。举例来说，随着非易失性存储器装置改进到其可提供与易失性存储器装置类似的速度及/或耐久性的程度，其可越来越多地用于代替易失性存储器装置以提供高速缓冲存储器、主存储器或填充其它传统易失性存储器应用。
虽然非易失性存储器装置可擦除及改变存储在其上的数据的性质通常被认为是非易失性存储器技术的益处，但是存在其中非易失性存储器装置的可重写性可能为不利的情况及使用案例。举例来说，针对某些类型的信息，例如事务日志、唯一识别符及类似者，可能需要确保持久存储(例如，禁止其擦除或覆写)。一些存储器系统可实施主机管理的方法以防止数据被擦除或覆写(例如，改变)，但是可通过关闭主机系统并卸除存储敏感数据的非易失性存储器装置以便使用不同主机装置对其进行擦除或改变来绕过这些方法。
因此，本技术的若干实施例涉及存储器装置、包含存储器装置的系统以及操作存储器装置及系统的方法，其中非易失性存储器阵列的至少子集经配置以通过确定不实施从主机装置接收的擦除或写入命令而表现为只读存储器。在本技术的一个实施例中，提供一种存储器装置，其包括非易失性存储器阵列以及电路，所述电路经配置以存储非易失性存储器阵列的一或多个地址的电路，将接收命令的地址与一或多个地址进行比较，并且至少部分基于所述比较确定不实施接收命令。所述电路可进一步经配置以在确定不实施接收命令之后返回错误消息。
图1是具有根据本技术的实施例配置的存储器装置100的系统101的框图。如所展示，存储器装置100包含主存储器102(例如，DRAM、NAND快闪存储器、NOR快闪存储器、FeRAM、PCM等)及可操作地耦合到主机装置108(例如，上游中央处理器(CPU))的控制电路106。主存储器102包含多个存储区或存储器单元120，其各自包含多个存储器单元。存储器单元120可为个别存储器裸片、单个存储器裸片中的存储器平面、与穿硅通孔(TSV)垂直连接的存储器裸片的堆叠及类似者。举例来说，在一个实施例中，存储器单元120中的每一者可由半导体裸片形成，并且与其它存储器单元裸片一起布置在单个装置封装(未展示)中。在其它实施例中，多个存储器单元120可共同位于单个裸片上及/或跨越多个装置封装分布。在一些实施例中，存储器单元120还可被细分为存储器区128(例如，库、排、通道、块、页面等)。
存储器单元可包含例如浮动栅极、电荷陷阱、相变、电容、铁电、磁阻及/或经配置以持久地或半持久地存储数据的其它合适存储元件。主存储器102及/或个别存储器单元120还可包含其它电路组件(未展示)，例如多路复用器、解码器、缓冲器、读取/写入驱动器、地址寄存器、数据输出/数据输入寄存器等，用于存取及/或编程(例如，写入)存储器单元及其它功能性，例如用于处理信息及/或与控制电路106或主机装置108通信。存储器单元可按行(例如，各自对于字线)及列(例如，各自对应于位线)布置。在其它实施例中，存储器单元可布置在与所说明实施例中所展示的那些层级及/或群组类型不同的层级及/或群组中。此外，尽管在所说明实施例中展示具有一定数目的存储器单元、行、列、块及存储器单元以用于说明的目的，但是存储器单元、行、列、区及存储器单元的数目可变化，并且可在其它实施例中，比所说明实例中所展示的尺度更大或更小。举例来说，在一些实施例中，存储器装置100可仅包含一个存储器单元120。替代地，存储器装置100可包含两个、三个、四个、八个、十个或更多个(例如，16、32、64或更多个)存储器单元120。尽管存储器单元120在图1中展示为各自包含两个存储器区128，但在其它实施例中，每一存储器单元120可包含一个、三个、四个、八个或更多个(例如，16、32、64、100、128、256或更多个)存储器区。
在一个实施例中，控制电路106可在与主存储器102相同的裸片上提供(例如，包含命令/地址/时钟输入电路、解码器、电压及时序产生器、输入/输出电路等)。在另一实施例中，控制电路106可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)、存储器裸片上的控制电路等)或者其它合适处理器。在一个实施例中，控制电路106可包含处理器，其经配置以执行存储在存储器中的指令以执行用于控制存储器装置100的操作的各种过程、逻辑流程及例程，包含管理主存储器102及处置存储器装置100与主机装置108之间的通信。在一些实施例中，控制电路106可包含用于存储例如存储器指针、取出数据等的嵌入式存储器。在本技术的另一实施例中，存储器装置可不包含控制电路，并且可改为依赖于外部控制(例如，由主机装置108提供，或者由与存储器装置分离的处理器或控制器提供)。
在操作中，控制电路106可直接写入或以其它方式编程(例如，擦除)主存储器102的各种存储区。控制电路106通过主机装置总线或接口110与主机装置108通信。在一些实施例中，主机装置108及控制电路106可通过专用存储器总线(例如，DRAM总线)进行通信。在其它实施例中，主机装置108及控制电路106可通过串行接口进行通信，例如串行附接SCSI(SAS)、串行AT附件(SATA)接口、外围组件互连高速(PCIe)或其它合适接口(例如，并行接口)。主机装置108可向控制电路106发送各种请求(以例如分组或分组流的形式)。请求可包含读取、写入、擦除，返回信息及/或执行特定操作(例如，TRIM操作、预充电操作、激活操作、耗损均衡操作、垃圾收集操作等)的命令。
主机装置108可为能够利用存储器用于临时或持久存储信息的数个电子装置中的任一者或其组件。举例来说，主机装置108可为计算装置，例如台式或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置108可为网络装置(例如，交换机、路由器等)或数字图像、音频及/或视频的记录器、交通工具、器具、玩具或数个其它产品中的任一者。在一个实施例中，主机装置108可直接连接到存储器装置100，但是在其它实施例中，主机装置108可间接连接到存储器装置(例如，通过网络连接或通过中间装置)。
在一些实施例中，控制电路106可将主存储器102的子集配置为表现为只读存储器(ROM)(例如，一次写入多次读取(WORM)存储器)，其中数据可持久存储并受到保护而不会被擦除或改变。在此方面，控制电路106可经配置以存储(例如，在主存储器102中，在控制电路106的嵌入式存储器中，在单独专用存储器中等)经配置以按只读方式表现的主存储器102的一或多个地址(例如，对应于单元、行、列、页面等)。控制器可响应于在存储器装置100处(例如，从主机装置108)接收的命令来存储一或多个地址。替代地，可在存储器装置100的制造或初始设置时存储一或多个地址。
根据本技术的方面，控制电路106可进一步经配置以将接收擦除或写入命令的地址(例如，从主机装置108接收的)与所存储的一或多个地址进行比较以确定是否应该实施所接收命令。举例来说，在所存储的一或多个存储器地址经配置以按只读方式表现的实施例中，确定接收命令指向对应于所存储一或多个地址的地址可导致控制电路106确定不实施命令。在一些实施例中，控制电路106可经配置以替代地返回错误消息(例如，向主机装置108指示尚未实施接收命令)。
在一些实施例中，其中存储器装置的大子集经配置以按只读方式表现，所存储一或多个地址可对应于主存储器102的未经配置以按只读方式表现的部分。在此实施例中，确定接收命令指向不对应于所存储一或多个地址的地址可导致控制电路106确定不执行命令。
为增加安全性，在本技术的一些实施例中，在检测到改变的电力条件时要擦除或降级的非易失性主存储器102的一或多个地址可存储在WORM存储器140中，例如熔丝或反熔丝阵列。通过将一或多个地址写入随后不可修改的存储器位置，可更好地保证通过防止一或多个地址处的数据被擦除或改变而提供的安全性(例如，恶意行为者将无法通过覆写、移除或以其它方式修改WORM存储器140中所存储地址来更改一或多个地址的只读行为)。
图2是说明根据本技术的实施例的操作存储器装置的方法的流程图。所述方法包含在存储器装置处接收命令以配置非易失性存储器阵列的子集以使其表现为只读存储器(框210)并且响应于命令而存储对应于子集的一或多个地址(框220)。根据本技术的一个方面，一或多个地址可存储在存储器装置的一次写入多次读取(WORM)存储器中。然而，根据另一方面，一或多个地址可存储在存储器装置的主存储器、其控制器的嵌入式存储器中、或者存储在可重写的专用存储器中。所述方法进一步包含将接收命令的地址与一或多个地址进行比较(框230)，并且至少部分基于所述比较，确定不实施接收命令(框240)。根据本技术的一个方面，接收命令可为写入命令或擦除命令。
图3是说明根据本技术的实施例的操作存储器装置的方法的流程图。所述方法包含向存储器装置发送命令以配置非易失性存储器阵列的子集以使其表现为只读存储器(例如，以不实施对应于子集的写入或擦除命令)(框310)。所述方法进一步包含将经配置以只读的数据存储在对应于子集的一或多个地址处(框320)。
应注意，上文描述的方法描述可能的实施方案，并且可重新布置或以其它方式修改操作及步骤，并且其它实施方案是可能的。此外，可组合来自所述方法中的两者或更多者的实施例。
可使用各种不同技术及技艺中的任何者来表示本文描述的信息及信号。举例来说，贯穿以上描述可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，信号可表示信号总线，其中总线可具有各种位宽。
本文论述的装置(包含存储器装置)可形成在半导体衬底或裸片上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于磷、硼或砷)进行掺杂来控制衬底或衬底的子区的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行。
本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。其它实例及实施方案在本发明及所附权利要求书的范围内。实施功能的特征也可物理地位于各种位置，包含经分布使得功能的部分在不同物理位置处实施。
如本文所使用，包含在权利要求书中，“或”在项目列表中使用(例如，由例如“中的至少一者”或“中的一或多者”的短语开头的项目列表)表示包含性列表，使得例如，A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即A及B及C)。此外，如本文所使用，短语“基于”不应被解释为对一组封闭条件的参考。举例来说，在不脱离本发明的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文所使用的，短语“基于”应以与短语“至少部分基于”相同的方式来解释。
从前述内容将了解，本文已经出于说明目的描述本发明的特定实施例，但是在不脱离本发明的范围的情况下可进行各种修改。而是，在先前描述中，论述众多特定细节以提供对本技术的实施例的全面及启发性描述。然而，相关领域的技术人员将认识到，可在不具有特定细节中的一或多者的情况下实践本发明。在其它情况下，未展示或未详细描述通常与存储器系统及装置相关联的众所周知的结构或操作，以避免模糊技术的其它方面。一般来说，应理解，除本文揭示的那些特定实施例之外的各种其它装置、系统及方法可在本技术的范围内。
技术特征：
1.一种存储器装置，其包括：
非易失性存储器阵列；及
电路，其经配置以：
存储所述非易失性存储器阵列的一或多个地址；
将接收命令的地址与所述一或多个地址进行比较；以及
至少部分基于所述比较，确定不实施所述接收命令。
2.根据权利要求1所述的存储器装置，其中所述接收命令是写入命令或擦除命令。
3.根据权利要求1所述的存储器装置，其中所述电路经配置以将所述一或多个地址存储在所述存储器装置的一次写入多次读取WORM存储器中。
4.根据权利要求3所述的存储器装置，其中所述电路进一步经配置以：
响应于在所述存储器装置处接收的命令，将所述一或多个地址写入所述一次写入多次读取WORM存储器。
5.根据权利要求3所述的存储器装置，其中所述一次写入多次读取WORM存储器包括熔丝阵列、反熔丝阵列或其组合。
6.根据权利要求1所述的存储器装置，其中所述电路经配置以将所述一或多个地址存储在所述存储器装置的模式寄存器中。
7.根据权利要求1所述的存储器装置，其中所述电路经配置以响应于所述接收命令对应于所述一或多个地址而确定不实施所述接收命令。
8.根据权利要求1所述的存储器装置，其中所述电路经配置以响应于所述接收命令不对应于所述一或多个地址而确定不实施所述接收命令。
9.根据权利要求1所述的存储器装置，其中所述电路进一步经配置以在确定不实施所述接收命令之后返回错误消息。
10.根据权利要求1所述的存储器装置，其中所述非易失性存储器阵列包括NAND快闪存储器、NOR快闪存储器、MRAM、FeRAM、PCM或其组合。
11.根据权利要求1所述的存储器装置，其中单个半导体裸片包括所述非易失性存储器阵列及所述电路。
12.根据权利要求1所述的存储器装置，其中存储器控制器裸片包括所述电路且存储器裸片包括所述非易失性存储器阵列。
13.一种操作包含非易失性存储器阵列的存储器装置的方法，所述方法包括：
使用所述存储器装置存储所述非易失性存储器阵列的一或多个地址；
将接收命令的地址与所述一或多个地址进行比较；以及
至少部分基于所述比较，确定不实施所述接收命令。
14.根据权利要求13所述的方法，其中所述接收命令是写入命令或擦除命令。
15.根据权利要求13所述的方法，其中存储所述一或多个地址包括将所述一或多个地址存储在所述存储器装置的一次写入多次读取WORM存储器中。
16.根据权利要求15所述的方法，其进一步包括：
响应于在所述存储器装置处接收的命令，将所述一或多个地址写入所述一次写入多次读取WORM存储器。
17.根据权利要求15所述的方法，其中所述一次写入多次读取WORM存储器包括熔丝阵列、反熔丝阵列或其组合。
18.根据权利要求13所述的方法，其中存储所述一或多个地址包括将所述一或多个地址存储在所述存储器装置的模式寄存器中。
19.根据权利要求13所述的方法，其中所述确定不实施所述接收命令是响应于所述接收命令对应于所述一或多个地址。
20.根据权利要求13所述的方法，其中所述确定不实施所述接收命令是响应于所述接收命令不对应于所述一或多个地址。
21.根据权利要求13所述的方法，其进一步包括在确定不实施所述接收命令之后返回错误消息。
22.根据权利要求13所述的方法，其中所述非易失性存储器阵列包括NAND快闪存储器、NOR快闪存储器、MRAM、FeRAM、PCM或其组合。
23.一种操作包含非易失性存储器阵列的存储器装置的方法，其包括：
向存储器装置发送命令以配置所述非易失性存储器阵列的子集以不实施擦除或写入命令；及
将经配置为只读的数据存储在所述非易失性存储器阵列的所述子集中。
技术总结
本申请案涉及具有只读存储器特征的非易失性存储器装置及系统及其操作方法，其中非易失性存储器阵列的至少子集经配置以通过不实施擦除或写入命令而表现为只读存储器。在本技术的一个实施例中，提供一种存储器装置，其包括非易失性存储器阵列以及电路，所述电路经配置以存储所述非易失性存储器阵列的一或多个地址，以及将接收命令的地址与所述一或多个地址进行比较，并且至少部分基于所述比较确定不实施所述接收命令。所述电路可进一步经配置以在确定不实施所述接收命令之后返回错误消息。
技术研发人员：T·B·考尔斯;G·B·雷德;J·S·雷赫迈耶;J·S·帕里
受保护的技术使用者：美光科技公司
技术研发日：.04.22
技术公布日：.10.29
