缓存部署,cache deployment
1)cache deployment缓存部署
英文短句/例句
1.Modeling of peer-to-peer traffic caching deploymentPeer-to-Peer流量缓存部署建模
2.A MECHANISM OF CACHE DEPLOYMENTING AND SCHEDULING OF P2P VoD SYSTEM一种P2P VoD系统的缓存部署及调度机制
3.(3)to moderate the pace of new deployments; and3)减缓新部署的速度；
4.data buffer local storage数据缓冲局部存储器
5.test, manufacture, produce, stockpile, install or deploy nuclear weapons试验、制造、生产、储存、安装或部署核武器
6.Application of Oracle cluster and the deployment of shared memoryOracle集群与共享存储部署应用
7.The number of hits in the in-memory directory services cache.内存内部目录服务缓存中的命中数。
8.Number of compressed buffers in the cache. This is included in the cache buffer total.高速缓存中的压缩缓冲区。它是高速存储缓冲区的一部分。
9.The Director of Audit criticised the Government Su lies Department for stock-piling equipment that would not be used up in100 years.审计署署长批评政府物料供应处部份存货用一百年也用不完。
10.Internal error: Name not found in cache.内部错误：高速缓存中没有找到名称。
11.The file has not been added to the internal file cache.文件尚未添加到内部文件高速缓存中。
12.The external cache (or B-Cache) mixes the two together.而外部高速缓存（B-Cache）将两者混合。
13.A portion of a message that can be contained in a buffer.能保存在缓冲器中的信息的一部分。
14.No in-memory group identifiers cache will be used because its size is configured to 0.由于内存内部组标识符高速缓存的大小配置为 0，因此将不会使用内存内部组标识符高速缓存。
15.No in-memory principal cache will be used because its size is configured to 0.由于内存内部主体高速缓存的大小配置为 0，因此将不会使用内存内部主体高速缓存。
16.The number of misses in the in-memory directory services cache.内存内部中目录服务缓存中的未命中数。
17.Finally there is the main memory which relative to the external cache memory is very slow.这样，相对外部高速缓存存储器，主存的速度非常慢。
18.Clear All Contents~~Deletes the entire cache.清除全部内容~~删除高速缓存区中的所有内容。
相关短句/例句
part-level cache局部缓存
3)Segment Caching部分缓存
4)partially shared buffering部分共享光缓存
1.The performance of optical packet switching employingpartially shared buffering (PSB) and shared wavelength converter (SWC) for self-similar traffics are studied.结果表明 ,部分共享光缓存和共享波长转换器的光分组交换节点交换结构可以达到很高的性能 ;采用共享方式可显著减少波长转换器的数量 ;在保持共享缓存总的深度不变的情况下 ,适当增加循环共享光缓存组数可以使交换达到更好的性能 。
5)local buffer storage局部缓冲存储器
6)deployment[英][di"pl?im?nt][美][d?"pl??m?nt]部署
1.The Deployment of Distributed Intrusion Detecting System;分布式入侵检测系统的部署
2.Grids Policy Deployment and Authentication Mechanism Based on SAML;基于SAML的网格策略部署和认证机制
延伸阅读
CPU缓存CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。缓存对CPU的性能影响很大，主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。
